av资源在线看片,午夜av成人,xxav国产精品美女主播

指令模擬器

使用C#程式語言開發(fā)

使用C#程式語言開發(fā)，並執(zhí)行於.NET Framework下；是研習(xí)「蟻拓尋優(yōu)法」不可或缺的軟體工具。系統(tǒng)使用ACO (Ant Colony Optimization)演算公式模擬螞蟻的覓食行徑抉擇。使用者可以設(shè)定費(fèi)洛蒙和食物氣味強(qiáng)度等相關(guān)參數(shù)以及動(dòng)態(tài)設(shè)定障礙物的位置和形狀，研習(xí)螞蟻覓食的最短路徑形成過程。研習(xí)各種參數(shù)設(shè)定對(duì)螞蟻覓食行為的影響，了解費(fèi)落蒙機(jī)制對(duì)蟻拓尋優(yōu)化法的影響。本系統(tǒng)可支援柔性計(jì)算教學(xué)，研習(xí)蟻拓優(yōu)化法中人工螞蟻的隨機(jī)搜尋模式和啟發(fā)式法則設(shè)計(jì)原理。

標(biāo)簽： 程式

上傳時(shí)間： 2013-12-24

上傳用戶：anng
介紹了arm的體系結(jié)構(gòu)

介紹了arm的體系結(jié)構(gòu)，匯編指令，寄存器的使用，對(duì)于接觸arm的初學(xué)者來說，是不錯(cuò)的資料

標(biāo)簽： arm

上傳時(shí)間： 2016-10-25

上傳用戶：huannan88
要求學(xué)生在一周的實(shí)驗(yàn)中

要求學(xué)生在一周的實(shí)驗(yàn)中，設(shè)計(jì)實(shí)現(xiàn)一個(gè)簡(jiǎn)單的模型機(jī)，該模型機(jī)包含若干條簡(jiǎn)單的計(jì)算機(jī)指令，其中至少包括輸入、輸出指令，存儲(chǔ)器讀寫指令，寄存器訪問指令，運(yùn)算指令，程序控制指令。學(xué)生須根據(jù)要求自行設(shè)計(jì)出這些機(jī)器指令對(duì)應(yīng)的微指令代碼，并將其存放于控制存儲(chǔ)器，并利用機(jī)器指令設(shè)計(jì)一段簡(jiǎn)單機(jī)器指令程序。將實(shí)驗(yàn)設(shè)備通過串口連接計(jì)算機(jī)，通過聯(lián)機(jī)軟件將機(jī)器指令程序和編寫的微指令程序存入主存中，并運(yùn)行此段程序，通過聯(lián)機(jī)軟件顯示和觀察該段程序的運(yùn)行，驗(yàn)證編寫的指令和微指令的執(zhí)行情況是否符合設(shè)計(jì)要求，并對(duì)程序運(yùn)行結(jié)果的正、誤分析其原因。課程設(shè)計(jì)完成后，要求學(xué)生按要求寫出課程設(shè)計(jì)論文，由教師綜合課程設(shè)計(jì)過程和學(xué)生課程設(shè)計(jì)論文等給出課程設(shè)計(jì)成績(jī)

標(biāo)簽： 實(shí)驗(yàn)

上傳時(shí)間： 2013-12-14

上傳用戶：66666
[Flash煙冒效果] Flash 8 後版本適用

[Flash煙冒效果] Flash 8 後版本適用，利用新增濾鏡功能模擬煙冒效果。

標(biāo)簽： Flash 版本

上傳時(shí)間： 2017-02-28

上傳用戶：yulg
Verilog HDL的程式

Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當(dāng)好用可用來接收與傳送SPI，並且寫了一個(gè)傳輸信號(hào)測(cè)試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進(jìn)行模擬，而最外層的程式是test_createspi.v！

標(biāo)簽： Verilog HDL 程式

上傳時(shí)間： 2017-03-06

上傳用戶：onewq
本文首先對(duì)MCS8051單片機(jī)的原理進(jìn)行介紹和分析；接著介紹使用EDA技術(shù)

本文首先對(duì)MCS8051單片機(jī)的原理進(jìn)行介紹和分析；接著介紹使用EDA技術(shù)，用VHDL語言完成了8051單片機(jī)的設(shè)計(jì)工作；MCS8051單片機(jī)的CPU和數(shù)模轉(zhuǎn)換器的設(shè)計(jì)運(yùn)用了算術(shù)邏輯單元ALU算術(shù)運(yùn)算的算法實(shí)現(xiàn)和控制單元的狀態(tài)機(jī)；以及數(shù)模轉(zhuǎn)換器的∑-△調(diào)制方法的實(shí)現(xiàn)。通過如上的算法實(shí)現(xiàn)，可以看出VHDL語言在算法級(jí)的設(shè)計(jì)上具有很多的優(yōu)勢(shì)和特點(diǎn)。使用EDA技術(shù)設(shè)計(jì)的結(jié)果既可以用FPGA／CPLD來實(shí)施驗(yàn)證，也可以直接做成專用集成電路(ASIC)。

標(biāo)簽： 8051 MCS EDA 單片機(jī)

上傳時(shí)間： 2013-11-27

上傳用戶：cooran
作者的課外作業(yè)

作者的課外作業(yè)，模擬封包(packet)標(biāo)頭，將之轉(zhuǎn)成二進(jìn)制，再顯示二進(jìn)制的相加結(jié)果，再做一的補(bǔ)數(shù)。（並附上html檔，不會(huì)java的，直接開啟html即可執(zhí)行）

標(biāo)簽：

上傳時(shí)間： 2014-01-06

上傳用戶：xjz632
本設(shè)計(jì)由三個(gè)部分組成

本設(shè)計(jì)由三個(gè)部分組成，鍵盤與顯示，基于單片機(jī)的控制器，穩(wěn)流電源。以89C52為主控單元，以數(shù)模轉(zhuǎn)換器DAC0832輸出參考電壓，以該參考電壓控制電壓轉(zhuǎn)換模塊LM350K的輸出電壓大小，設(shè)計(jì)實(shí)用，精度高。

標(biāo)簽： 分組

上傳時(shí)間： 2017-04-23

上傳用戶：894898248
張智星的MATLAB介紹

張智星的MATLAB介紹，主要是學(xué)習(xí)MATLAB的應(yīng)用，如何操作和模擬。

標(biāo)簽： MATLAB

上傳時(shí)間： 2013-12-20

上傳用戶：baiom
根據(jù)等候理論

根據(jù)等候理論，可以模擬客戶與service之間的數(shù)值關(guān)係

標(biāo)簽：

上傳時(shí)間： 2014-01-20

上傳用戶：luopoguixiong