隨著計(jì)算機(jī)技術(shù)的發(fā)展，機(jī)器視覺(jué)在工農(nóng)業(yè)生產(chǎn)和國(guó)防等領(lǐng)域已得到成功的應(yīng)用，利用機(jī)器視覺(jué)進(jìn)行檢測(cè)更是其典型應(yīng)用。根據(jù)運(yùn)行環(huán)境的不同，機(jī)器視覺(jué)系統(tǒng)可分為PC-BASED系統(tǒng)和PLC-BASED系統(tǒng)。由于這兩種系統(tǒng)成本都相對(duì)較高、軟硬件系統(tǒng)相對(duì)復(fù)雜、體積相對(duì)較大，因此，在應(yīng)用中受到一定的限制。嵌入式系統(tǒng)是當(dāng)前發(fā)展迅速的熱門(mén)技術(shù)，具有體積小、價(jià)格低、開(kāi)發(fā)環(huán)境簡(jiǎn)單、運(yùn)用靈活、現(xiàn)場(chǎng)運(yùn)行可靠等優(yōu)點(diǎn)。因此，將機(jī)器視覺(jué)技術(shù)建立在嵌入式系統(tǒng)平臺(tái)上不僅是機(jī)器視覺(jué)的發(fā)展趨勢(shì)，同時(shí)也實(shí)現(xiàn)了兩者的優(yōu)勢(shì)互補(bǔ)。 在現(xiàn)代工程領(lǐng)域，常常需要檢測(cè)各種振動(dòng)。相對(duì)傳統(tǒng)方法而言，視覺(jué)測(cè)振技術(shù)具有明顯優(yōu)點(diǎn)。本文主要研究了在ARM平臺(tái)上利用機(jī)器視覺(jué)技術(shù)進(jìn)行振動(dòng)檢測(cè)的相關(guān)技術(shù)及方法。 根據(jù)嵌入式機(jī)器視覺(jué)系統(tǒng)的特點(diǎn)，本文分析了攝像系統(tǒng)標(biāo)定的方法，建立空間物體的實(shí)際位置與圖像上點(diǎn)的對(duì)應(yīng)關(guān)系，并改進(jìn)數(shù)據(jù)處理的方法，提高標(biāo)定的精度。分析了目前常用的圖像處理方法，根據(jù)系統(tǒng)平臺(tái)實(shí)際工作能力，設(shè)計(jì)了有針對(duì)性的處理算法，提高圖像處理的效率；為了方便對(duì)被測(cè)對(duì)象的識(shí)別和跟蹤，采用基于顏色閾值的分割技術(shù)，從而有效地降低了對(duì)系統(tǒng)測(cè)量環(huán)境、光照條件等的要求，提高了系統(tǒng)的適應(yīng)性。 本文以二維振動(dòng)物體為被測(cè)對(duì)象，利用機(jī)器視覺(jué)技術(shù)，對(duì)低頻小振幅的二維振動(dòng)進(jìn)行了檢測(cè)，并對(duì)振動(dòng)信號(hào)進(jìn)行分析。實(shí)驗(yàn)證明利用視覺(jué)技術(shù)檢測(cè)振動(dòng)的可行性和可靠性。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：daoxiang126
LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長(zhǎng)盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿(mǎn)足歸一化信噪比SNR=2dB時(shí)，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長(zhǎng)的平方成正比，編碼復(fù)雜度大，成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙；論文針對(duì)實(shí)際系統(tǒng)的預(yù)期指標(biāo)，通過(guò)對(duì)多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長(zhǎng)，設(shè)計(jì)了三種編碼器的備選方案，分別為直接下三角編碼器，串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對(duì)于每種編碼器，分別設(shè)計(jì)了其整體結(jié)構(gòu)，并對(duì)每種編碼器的功能模塊進(jìn)行深入研究，設(shè)計(jì)完成后利用第3方軟件MODELSIM對(duì)編碼器進(jìn)行了時(shí)序仿真；根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對(duì)三種編碼方案進(jìn)行比較，最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后，在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對(duì)其進(jìn)行測(cè)試，利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。
標(biāo)簽： LDPC FPGA 編碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-08-02
上傳用戶(hù)：林魚(yú)2016
LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動(dòng)，成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個(gè)通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過(guò)程中所涉及的數(shù)據(jù)量龐大，譯碼時(shí)序控制復(fù)雜，如何實(shí)現(xiàn)LDPC碼譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)LDPC碼譯碼器為研究目標(biāo)，主要對(duì)譯碼算法選擇、譯碼數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點(diǎn)分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對(duì)四種譯碼算法的糾錯(cuò)性能和譯碼復(fù)雜度進(jìn)行比較論證，選出適合硬件實(shí)現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng)，對(duì)譯碼算法進(jìn)行仿真分析，確定了譯碼算法的各個(gè)參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語(yǔ)言編寫(xiě)譯碼功能模塊，并基于FPGA實(shí)現(xiàn)了固定譯碼長(zhǎng)度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對(duì)譯碼器進(jìn)行了功能驗(yàn)證和時(shí)序驗(yàn)證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測(cè)試。
標(biāo)簽： LDPC FPGA 譯碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：1234567890qqq
利用AD650壓頻轉(zhuǎn)換器設(shè)計(jì)頻壓轉(zhuǎn)換器:
標(biāo)簽： 650 AD 壓頻轉(zhuǎn)換器 轉(zhuǎn)換器
上傳時(shí)間： 2013-06-03
上傳用戶(hù)：pinksun9
SEED-XDS560PLUS仿真器驅(qū)動(dòng)
標(biāo)簽： SEED-XDS PLUS 560 仿真器
上傳時(shí)間： 2013-06-16
上傳用戶(hù)：tyler
搶答器除具有基本的搶答功能外，還具有定時(shí)、計(jì)時(shí)和報(bào)警功能。
標(biāo)簽： 搶答器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：pwcsoft
四電壓比較器LM339的典型應(yīng)用實(shí)例: LM339集成塊內(nèi)部裝有四個(gè)獨(dú)立的電壓比較器，該電壓比較器的特點(diǎn)是：1）失調(diào)電壓小，典型值為2mV；2）電源電壓范圍寬，單電源為2-36V，雙電源電壓為±1V-
上傳時(shí)間： 2013-07-11
上傳用戶(hù)：gaojiao1999
在溫差電偶實(shí)驗(yàn)中,要保持冷端溫度恒定,通常是將其冷端置于冰水混和物中。這種方法需要制冰,實(shí)驗(yàn)準(zhǔn)備復(fù)雜,且效果也不很理想。對(duì)實(shí)驗(yàn)進(jìn)行改進(jìn),制作一臺(tái)冷端溫度補(bǔ)償器,用其取代冰水混和物。實(shí)踐證明,補(bǔ)償器工作
上傳時(shí)間： 2013-05-27
上傳用戶(hù)：hongmo
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類(lèi)電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無(wú)線(xiàn)系統(tǒng)等各類(lèi)產(chǎn)品市場(chǎng)，占領(lǐng)了32位RISC微處理器75％以上的市場(chǎng)份額。 本文設(shè)計(jì)的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對(duì)Flash在線(xiàn)編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺(tái))進(jìn)行快速軟件升級(jí)。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，設(shè)計(jì)了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。 其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴(kuò)展了JTAG接口、USB接口、Modem接口，同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線(xiàn)，采用與SPI兼容的外部Flash作為存儲(chǔ)器。編程器軟件在ADS集成開(kāi)發(fā)環(huán)境下開(kāi)發(fā)調(diào)試。 最后，對(duì)編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié)，并對(duì)編程器的發(fā)展趨勢(shì)作了探討和展望。
上傳時(shí)間： 2013-06-16
上傳用戶(hù)：mylinden
基于STM32的雙極性逆變器軟件，用于對(duì)逆變電源的研究，里面有雙極性SPWM數(shù)組的計(jì)算公式
上傳時(shí)間： 2013-05-24
上傳用戶(hù)：lx9076
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
