麻豆精品一区二区,久久精品日产第一区二区三区,久久精品理论片

接口控制器

CAN FD控制器SPI接口

CAN FD控制器SPI接口

標簽： can fd控制器 spi接口

上傳時間： 2022-06-28

上傳用戶：20125101110
CANopen協(xié)議控制器和CAN2.0接口設(shè)備之間的報文通信

CANopen協(xié)議控制器和CAN2.0接口設(shè)備之間的報文通信

標簽： canopen協(xié)議控制器 can 接口

上傳時間： 2022-07-10

上傳用戶：
模糊溫度控制器的研究.rar

本文對模糊溫度控制器進行了研究，介紹了模糊溫度控制器的硬件和軟件設(shè)計。此控制器主控部分以Microchip公司的8位單片機PIC18F252為控制核心，采集測溫電路輸出電壓，實現(xiàn)模糊控制算法等。此單片機內(nèi)部集成了AD轉(zhuǎn)換模塊，可以直接對信號進行采集。測溫電路以Pt100鉑電阻傳感器為基礎(chǔ)，并對其進行了線性補償。鍵盤、LED顯示部分以美國ATMEL公司生產(chǎn)的低價格，高性能的CMOS 8位單片機AT89C52為控制核心。兩個單片機使用串行通訊接口(USART)進行數(shù)據(jù)通訊。在軟件方面，以模糊控制為核心控制算法，實現(xiàn)恒溫控制功能，用C語言完成整個控制系統(tǒng)的軟件編程。

標簽： 模糊溫度控制器

上傳時間： 2013-07-29

上傳用戶：璇珠官人
儀器接口平臺SCPI解析模塊設(shè)計.rar

隨著計算機技術(shù)的迅猛發(fā)展，受其影響的儀器行業(yè)也發(fā)生了巨大的變革，即儀器的手動操作使用改為計算機控制自動測試。隨著自動測試技術(shù)和程控儀器的發(fā)展，除了要求物理硬件接口標準化外，也要求軟件控制標準化。硬件方面，從20世紀50代自動測試概念建立起，經(jīng)過初期專用接口、半專用接口到20世紀80年代中期才普及推廣開放式標準接口總線，如RS232串行通信接口總線、GPIB通用接口總線、PXI計算機外圍儀器系統(tǒng)總線、VXI塊式儀器系統(tǒng)總線等。軟件方面，1987年6月頒布的IEEE488．2（程控儀器消息交換協(xié)議）標準首先解決了數(shù)據(jù)結(jié)構(gòu)方面的問題，但仍將大量的器件語義留給設(shè)計者自由定義。1990年4月，國際上九家儀器公司在IEEE488．2基礎(chǔ)上提出了SCPI（Standard Commands for Programmable Instruments程控儀器標準命令），才使程控儀器器件數(shù)據(jù)和命令得到標準化。SCPI的總目標是縮短自動測試系統(tǒng)程序開發(fā)時間，保護儀器制造者和使用者雙方的硬、軟件投資，為儀器控制和數(shù)據(jù)利用提供廣泛兼容的編碼環(huán)境。儀器接收到SCPI消息后進行響應：接收字符串消息、詞法分析、語法分析、中間代碼生成、優(yōu)化和目標代碼生成，語法分析模塊的性能直接影響到程控執(zhí)行效率。為了進一步簡化儀器內(nèi)語法分析模塊、提高程控執(zhí)行效率，本課題提出了在接口電路中加入解析模塊的思想，可將控制器發(fā)送到儀器的SCPI消息即復雜的ASCII碼字符串轉(zhuǎn)變?yōu)楹唵蔚亩M制代碼。采用此解析模塊將大大簡化儀器設(shè)計者的軟件工作，既能實現(xiàn)儀器語言標準化又能提高儀器對遠程控制的響應速度，這在研究實驗室內(nèi)的自制儀器時將是很有用的。儀器接口有很多種，本課題主要討論了RS232和GPIB兩種接口。本設(shè)計中儀器接口板是獨立于儀器的，與儀器單獨使用微處理器，若要與儀器連接實現(xiàn)通信只需在兩微處理器之間進行通信即可，這樣做的目的是：一方面可以不影響儀器的設(shè)計和操作，一方面可以實現(xiàn)接口板的通用性和儀器的可換性。針對于RS232接口為一簡單接口，我先將工作重心放在軟件設(shè)計上，主要考慮怎樣把復雜的ASCII碼字符串解析為簡單的二進制代碼。針對于GPIB接口，軟件設(shè)計的主要部分已完成，再把工作重心放在硬件設(shè)計上，采用性價比更高的CPID實現(xiàn)GPIB接口芯片NAT9914。為了觀察解析結(jié)果還加入了LCD顯示。本設(shè)計在開發(fā)通用的、低價的儀器接口板方面做了一個有益的嘗試，為進一步的自動測試系統(tǒng)研究打下了基礎(chǔ)。關(guān)鍵詞：儀器；SCPI；RS232接口；GPIB接口；CPLD

標簽： SCPI 儀器接口模塊設(shè)計

上傳時間： 2013-04-24

上傳用戶：Andy123456
多功能車輛總線控制器的FPGA設(shè)計與開發(fā).rar

隨著計算機網(wǎng)絡(luò)與嵌入式控制技術(shù)的迅速發(fā)展，作為傳統(tǒng)運輸行業(yè)的鐵路系統(tǒng)對此也有了新的要求，列車通信網(wǎng)絡(luò)應運而生。經(jīng)過多年的發(fā)展，國際電工委員會(IEC)為了規(guī)范列車通信網(wǎng)絡(luò)，于1999年通過了IEC61375-1標準。該標準將列車通信網(wǎng)絡(luò)分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質(zhì)，為掛在其上的設(shè)備傳輸和交換數(shù)據(jù)。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現(xiàn)MVB數(shù)據(jù)鏈路層的功能。由于該項關(guān)鍵技術(shù)仍被國外公司壟斷，因此開發(fā)具有自主知識產(chǎn)權(quán)的MVBC迫在眉睫。鑒于上述原因，本文深入研究了IEC61375-1標準。根據(jù)MVBC的技術(shù)特點，本文提出了使用FPGA來實現(xiàn)其具體功能的方案。掛在MVB總線上的設(shè)備分為五類，他們的功能各不相同。而支持4類設(shè)備的MVBC具有設(shè)備狀態(tài)、過程數(shù)據(jù)、消息數(shù)據(jù)通信和總線管理功能，并且兼容2類和3類設(shè)備。本文的目的就是用FPGA實現(xiàn)支持4類設(shè)備的MVBC。本文采用自頂向下的設(shè)計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發(fā)流程中，使用Xilinx的ISE集成開發(fā)環(huán)境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。在實驗室條件下，通過嚴格的仿真驗證后，其結(jié)果證明了本文設(shè)計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現(xiàn)MVBC這一方案具有可操作性。關(guān)鍵詞：列車通信網(wǎng)；多功能車輛總線；多功能車輛總線控制器；現(xiàn)場可編程門陣列

標簽： FPGA 多功能總線控制器

上傳時間： 2013-07-18

上傳用戶：wxhwjf
基于FPGA的IDE固態(tài)硬盤控制器的設(shè)計與實現(xiàn).rar

固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲介質(zhì)，不需要浪費大量的尋道時間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機存儲速度。同時由于固態(tài)硬盤不存在機械存儲結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應惡劣工作環(huán)境等優(yōu)點。隨著計算機技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲介質(zhì)技術(shù)發(fā)展的必然趨勢。本文以設(shè)計固態(tài)硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設(shè)計了一個位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發(fā)送的IDE指令并控制硬盤設(shè)備進行相應的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設(shè)計的要點和難點；第二：論文設(shè)計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗模塊六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設(shè)計；第三：論文以設(shè)計狀態(tài)機流程和主要控制信號的方式實現(xiàn)了各個具體子功能模塊并列舉了部分關(guān)鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進行了功能測試和分析，驗證了本論文設(shè)計的正確性。

標簽： FPGA IDE 固態(tài)硬盤

上傳時間： 2013-07-31

上傳用戶：liangrb
USB20設(shè)備控制器IP核的設(shè)計與FPGA驗證.rar

隨著計算機及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避，并逐漸成為計算機通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優(yōu)點，目前已經(jīng)成為計算機外設(shè)接口的主流技術(shù)，在計算機外圍設(shè)備和消費類電子領(lǐng)域正獲得越來越多的應用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計和FPGA驗證工作，詳細研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個功能子模塊硬件電路的功能及實現(xiàn)。從可重用的角度出發(fā)，對設(shè)備控制器模塊進行優(yōu)化設(shè)計，增加多個靈活的配置選項，根據(jù)不同的應用對硬件進行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法，并對所設(shè)計的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗證環(huán)境，搭建了FPGA硬件驗證平臺，設(shè)計了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設(shè)計的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點的個數(shù)以及每個端點類型等，可以集成于多種USB系統(tǒng)中，適于各類USB設(shè)備的開發(fā)。本課題所取得的成果為USB2．0設(shè)備類的研究和開發(fā)積累了經(jīng)驗，并為后來實驗室某項目測試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來USB3．0接口IP核的開發(fā)和應用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗證

標簽： FPGA USB 20

上傳時間： 2013-06-30

上傳用戶：nanfeicui
基于FPGA的固態(tài)硬盤控制器設(shè)計.rar

近年來，大容量數(shù)據(jù)存儲設(shè)備主要是機械硬盤，機械硬盤采用機械馬達和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態(tài)硬盤是以半導體作為存儲介質(zhì)及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節(jié)能等特點，是目前存儲領(lǐng)域所存在問題的解決方案之一。本文針對這一問題，設(shè)計基于FPGA的固態(tài)硬盤控制器，實現(xiàn)數(shù)據(jù)的固態(tài)存儲。文章首先介紹硬盤技術(shù)的發(fā)展，分析固態(tài)硬盤的技術(shù)現(xiàn)狀和發(fā)展趨勢，闡述課題研究意義，并概述了本文研究的主要內(nèi)容及所做的工作。然后從分析固態(tài)硬盤控制器的關(guān)鍵技術(shù)入手，研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設(shè)計采用SOPC架構(gòu)，所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設(shè)計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實現(xiàn)SATA1.0協(xié)議，根據(jù)協(xié)議劃分四層模型，通過狀態(tài)機和邏輯電路實現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實現(xiàn)數(shù)據(jù)的存儲和讀取。最后完成固態(tài)硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數(shù)據(jù)和結(jié)果分析，得出了驗證結(jié)論。本文設(shè)計的固態(tài)硬盤控制器，具有結(jié)構(gòu)簡單和穩(wěn)定性高的特點，易于升級和二次開發(fā)，是實現(xiàn)固態(tài)硬盤和固態(tài)存儲系統(tǒng)的關(guān)鍵技術(shù)。

標簽： FPGA 固態(tài)硬盤制器設(shè)計

上傳時間： 2013-05-28

上傳用戶：sssnaxie
基于DSPFPGA的1553B總線接口通訊模塊的研究和應用.rar

隨著我國國防現(xiàn)代化建設(shè)進程的不斷深化，MIL-STD-1553B標準總線已經(jīng)廣泛應用于各種軍事應用領(lǐng)域。MIL-STD-1553B標準總線是我國上世紀八十年代引進的一種現(xiàn)代化通訊總線，國內(nèi)稱為GJB289A-97。該總線技術(shù)以其高穩(wěn)定性和使用靈活等特點成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術(shù)。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統(tǒng)整體性能的一個關(guān)鍵因素。目前國內(nèi)關(guān)于1553B總線通訊模塊的對外接口類型較多，而基于嵌入式處理芯片的接口設(shè)計并不多見。嵌入式設(shè)備具有體積小、重量輕、實時性強、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點。基于以上考慮，論文中提出了以DSP+FPGA為平臺實現(xiàn)MIL-STD-1553B總線的收發(fā)控制，通過收發(fā)控制器和變壓器實現(xiàn)MIL-STD-1553B總線的電氣連接。根據(jù)項目需求，設(shè)計分為硬件和軟件兩部分完成。在對MIL-STD-1553B總線協(xié)議進行詳細研究后提出了總體設(shè)計方案原理圖。再根據(jù)方案需求設(shè)計各功能模塊。使用硬件描述語言VHDL對各功能模塊進行邏輯和行為描述，最終實現(xiàn)在FPGA中，使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉(zhuǎn)換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語言進行軟件的編譯，使其實現(xiàn)總體控制和通訊的調(diào)度等功能。該方案經(jīng)過實際參與1553B總線通訊系統(tǒng)驗證實驗，證明各項技術(shù)指標均達到預定的目標，可以投入實際應用。

標簽： DSPFPGA 1553B 總線接口

上傳時間： 2013-04-24

上傳用戶：671145514
DDR2控制器IP的設(shè)計與FPGA實現(xiàn).rar

DDR2 SDRAM是目前內(nèi)存市場上的主流內(nèi)存。除了通用計算機系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存，越來越多的SoC系統(tǒng)芯片中會集成有DDR2接口模塊。因此，設(shè)計一款匹配DDR2的內(nèi)存控制器將會具有良好的應用前景。論文在研究了DDR2的JEDEC標準的基礎(chǔ)上，設(shè)計出DDR2控制器的整體架構(gòu)，采用自項向下的設(shè)計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執(zhí)行模塊和數(shù)據(jù)通道模塊的RTL級設(shè)計。根據(jù)在設(shè)計中遇到的問題，對DDR2控制器的整體架構(gòu)進行改進與完善。在分析了Altera數(shù)字PHY的基本性能的基礎(chǔ)上，設(shè)計DDR2控制器與數(shù)字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設(shè)計的具體功能進行仿真驗證，并實現(xiàn)在Altera Stratix II GX90開發(fā)板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。論文設(shè)計的DDR2控制器的主要特點是： 1.支持數(shù)字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節(jié)約了設(shè)計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術(shù)，充分發(fā)揮DDR2內(nèi)存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內(nèi)存的控制。

標簽： DDR2 FPGA 控制器

上傳時間： 2013-06-10

上傳用戶：ynzfm