隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點(diǎn)使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟(jì)、靈活、方便。 本文設(shè)計(jì)了一種以FPGA為工作核心，并實(shí)現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個(gè)系統(tǒng)采用了自頂向下的設(shè)計(jì)方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設(shè)計(jì)各個(gè)大模塊中的子模塊。 首先，利用FPGA對專用視頻轉(zhuǎn)換器SAA7111A進(jìn)行控制，因?yàn)镾AA7111A是采用IC總線模塊，從而完成了對SAA7111A的控制，并通過設(shè)計(jì)圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等，實(shí)現(xiàn)把標(biāo)準(zhǔn)的模擬視頻信號(hào)轉(zhuǎn)換成數(shù)字視頻信號(hào)并采集的功能。 其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時(shí)序和地址配置空間等，設(shè)計(jì)了簡化邏輯的狀態(tài)機(jī)，并用VHDL硬件描述語言設(shè)計(jì)了程序，完成了簡化邏輯的PCI接口設(shè)計(jì)在FPGA芯片內(nèi)部的實(shí)現(xiàn)，達(dá)到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來實(shí)現(xiàn)的PCI接口比較來看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設(shè)計(jì)的靈活性。 再次，設(shè)計(jì)了WINDOWS下對PCI接口的驅(qū)動(dòng)程序。驅(qū)動(dòng)程序可以選擇不同的方法來完成，當(dāng)然每個(gè)方法都有自己的特點(diǎn)，對幾種主要設(shè)計(jì)驅(qū)動(dòng)程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對配置空間的設(shè)計(jì)、系統(tǒng)端口和內(nèi)存映射的設(shè)計(jì)、中斷服務(wù)的設(shè)計(jì)等，用VC++語言編寫了驅(qū)動(dòng)程序。 最后，考慮到增加系統(tǒng)的實(shí)用性和完備性，還填加設(shè)計(jì)了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來的視頻數(shù)據(jù)通過另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲(chǔ)到硬盤中。本系統(tǒng)中，這部分設(shè)計(jì)是利用Altera公司提供的IP核來完成壓縮的，同時(shí)還用VHDL語言在FPGA上設(shè)計(jì)了IDE硬盤接口，使壓縮后的數(shù)據(jù)存儲(chǔ)到硬盤中。
上傳時(shí)間： 2013-06-01
上傳用戶：程嬰sky
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實(shí)的反映被測對象的性質(zhì)，對測試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實(shí)際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴(kuò)展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點(diǎn)，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計(jì)了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細(xì)介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測等幾個(gè)方面，詳細(xì)闡述了系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號(hào)通道，可以同時(shí)采集雙路信號(hào)，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細(xì)介紹了其在SlaveFIFO接口模式下的電路設(shè)計(jì)和程序設(shè)計(jì)。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號(hào)和時(shí)序信號(hào)。同時(shí)應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計(jì)，主要包括FPGA芯片中的邏輯、時(shí)序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動(dòng)程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發(fā)平臺(tái)，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測試標(biāo)準(zhǔn)信號(hào)及電木的導(dǎo)熱系數(shù)，以驗(yàn)證測試系統(tǒng)的可靠信與準(zhǔn)確性。
標(biāo)簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：鳳臨西北
本文分析了 T EXAS 儀器公司新推出的串行10 位數(shù)/ 模轉(zhuǎn)換器(DAC) TL C5615 的功能、特點(diǎn)、工作原理及其與A T89C52 單片機(jī)的硬件接口和軟件編程, 提供了一個(gè)新穎實(shí)用的數(shù)/
標(biāo)簽： 5615 TLC 串行 中的應(yīng)用
上傳時(shí)間： 2013-05-20
上傳用戶：redmoons
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì)，最終通過工作方式選擇信號(hào)以及其他控制信號(hào)將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測試系統(tǒng)，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。
標(biāo)簽： 1553B FPGA 總線接口 技術(shù)研究
上傳時(shí)間： 2013-04-24
上傳用戶：sz_hjbf
視頻監(jiān)控一直是人們關(guān)注的應(yīng)用技術(shù)熱點(diǎn)之一，它以其直觀、方便、信息內(nèi)容豐富而被廣泛用于在電視臺(tái)、銀行、商場等場合。在視頻圖像監(jiān)控系統(tǒng)中，經(jīng)常需要對多路視頻信號(hào)進(jìn)行實(shí)時(shí)監(jiān)控，如果每一路視頻信號(hào)都占用一個(gè)監(jiān)視器屏幕，則會(huì)大大增加系統(tǒng)成本。視頻圖像畫面分割器主要功能是完成多路視頻信號(hào)合成一路在監(jiān)視器顯示，是視頻監(jiān)控系統(tǒng)的核心部分。 傳統(tǒng)的基于分立數(shù)字邏輯電路甚至DSP芯片設(shè)計(jì)的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術(shù)的視頻圖像畫面分割器的設(shè)計(jì)與實(shí)現(xiàn)。 本文對視頻圖像畫面分割技術(shù)進(jìn)行了分析，完成了基于ITU-RBT.656視頻數(shù)據(jù)格式的畫面分割方法設(shè)計(jì)；系統(tǒng)采用Xilinx公司的FPGA作為核心控制器，設(shè)計(jì)了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數(shù)字電路集成在一起，電路結(jié)構(gòu)簡潔，具有較好的穩(wěn)定性和靈活性；在硬件電路平臺(tái)基礎(chǔ)上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數(shù)據(jù)提取模塊，圖像存儲(chǔ)控制模塊和圖像合成模塊的設(shè)計(jì)，首先，由攝像頭采集四路模擬視頻信號(hào)，經(jīng)視頻解碼芯片轉(zhuǎn)換為數(shù)字視頻圖像信號(hào)后送入異步FIFO緩沖。然后，根據(jù)畫面分割需要進(jìn)行視頻圖像數(shù)據(jù)抽取，并將抽取的視頻圖像數(shù)據(jù)按照一定的規(guī)則存儲(chǔ)到圖像存儲(chǔ)器。最后，按照數(shù)字視頻圖像的數(shù)據(jù)格式，將四路視頻圖像合成一路編碼輸出，實(shí)現(xiàn)了四路視頻圖像分割的功能。從而驗(yàn)證了電路設(shè)計(jì)和分割方法的正確性。 本文通過由FPGA實(shí)現(xiàn)多路視頻圖像的采集、存儲(chǔ)和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進(jìn)行動(dòng)態(tài)配置等方法，實(shí)現(xiàn)四路視頻圖像的輪流采集、存儲(chǔ)和圖像的合成，提高了系統(tǒng)集成度，并可根據(jù)系統(tǒng)需要修改設(shè)計(jì)和進(jìn)一步擴(kuò)展功能，同時(shí)提高了系統(tǒng)的靈活性。
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
隨著人們對無線通信需求和質(zhì)量的要求越來越高，無線通信設(shè)備的研發(fā)也變得越來越復(fù)雜，系統(tǒng)測試在整個(gè)設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測試人員需要在實(shí)驗(yàn)室模擬出無線信道的各種傳播特性，以便對所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測試。無線信道仿真器是進(jìn)行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設(shè)計(jì)的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過對每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對通信設(shè)備測試的要求和無線信道自身的特點(diǎn)，完成了對無線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次，針對FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級(jí)代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設(shè)計(jì)之后，對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測試，單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
隨著數(shù)字時(shí)代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號(hào)，AD9857實(shí)現(xiàn)對四路I/Q信號(hào)的調(diào)制，輸出中頻信號(hào)。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。
上傳時(shí)間： 2013-07-05
上傳用戶：leehom61
《單片機(jī)及接口技術(shù)》實(shí)驗(yàn)指導(dǎo)書，實(shí)驗(yàn)平臺(tái)針對偉福仿真器，分為軟件模擬部分和系統(tǒng)仿真部分，包括簡單程序設(shè)計(jì)、循環(huán)程序設(shè)計(jì)、分支程序設(shè)計(jì)、數(shù)碼轉(zhuǎn)換、查表程序、算術(shù)及邏輯運(yùn)算指令實(shí)現(xiàn)、流水燈、鍵盤實(shí)驗(yàn)、數(shù)碼管實(shí)驗(yàn)、AD轉(zhuǎn)換、DA轉(zhuǎn)換、定時(shí)器等實(shí)驗(yàn)。
標(biāo)簽： 單片機(jī) 接口技術(shù) 實(shí)驗(yàn)指導(dǎo)書
上傳時(shí)間： 2013-04-24
上傳用戶：hakim
·該編程器使用Atmel STK500_2協(xié)議,使用AVR Studio4.xx STK500工具進(jìn)行編程.使用方法請參照ATMEL官方資料. 通信接口:STK500和PC機(jī)之間的通信通過RS232來進(jìn)行.STK500使用115.2k的波特率.8個(gè)字節(jié),1個(gè)停止位,沒有奇偶校驗(yàn). PC機(jī)也必須設(shè)置為同樣才能進(jìn)行通信. 可以使用ISP模式或者PP（并行變成）模式都可實(shí)現(xiàn)燒
上傳時(shí)間： 2013-06-10
上傳用戶：lepoke
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
