本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
藍牙（Bluetooth）技術是近年來國外先進國家研究發展最快的短程無線通信技術之一，能夠廣泛地應用于工業短距離無線控制裝置、近距離移動無線控制設備、機器人控制、辦公自動化及多媒體娛樂設備等局部范圍內無線數據傳輸的領域中。在我國,由于對藍牙技術的研究還處于研究開發的初級階段, 還沒有形成藍牙數據短距離無線通信的一套開放性應用標準。 在無線音頻傳輸領域內，傳統的基于模擬調制方式的無線音頻傳輸由于抗干擾能力較差，傳輸的音頻質量會受到較大的影響，而國內市場上的藍牙音頻產品僅支持單聲道語音傳輸。所以，對基于藍牙技術的高品質多通道音頻傳輸技術的研究將具有一定的技術創新性，在無線音頻傳輸領域也具有較為廣闊的市場前景。 本文以嵌入式藍牙技術與音頻信號傳輸系統為研究開發課題，參考國外藍牙技術協議標準,利用功能模塊單元與嵌入式技術,目標是研制一種基于嵌入式開發應用的高品質雙聲道藍牙無線音頻傳輸系統。本系統通過對雙聲道線性模擬音源的數字化MP3編解碼處理，結合基于嵌入式應用的簡化后的HCI層藍牙應用協議，實現了藍牙信道帶寬內的高品質雙聲道音頻信號點對點的傳輸。 在硬件設計上，系統采用了模塊化設計思想。發送端和接收端由音頻處理模塊、控制傳輸模塊和無線模塊三部分構成。其中，音頻處理模塊以MAS3587音頻處理芯片為核心，負責音頻信號的AD采樣、MP3壓縮和解壓縮以及DA還原等工作；控制傳輸模塊以MSP430F169為核心，負責MP3數據幀的高速傳輸以及藍牙接口協議控制；無線模塊采用藍牙單芯片解決方案（集成藍牙射頻、基帶和鏈路管理等），負責MP3數據幀的射頻發送和接收。模塊與模塊之間采用工業標準接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口（PIO）；控制傳輸模塊與藍牙模塊之間采用DMA方式的通用異步串口（UART）。 在軟件設計上，系統主要由藍牙協議解釋、傳輸控制和芯片驅動三部分構成。在藍牙協議解釋上，系統采用了基于HCI層的ACL數據包透明傳輸方式；在傳輸控制上，采用了基于通用并口（PIO）和異步串口（UART）的DMA方式高效率批量數據傳輸技術；芯片驅動主要指對MAS3587的基本配置。 對目標系統的測試實驗采用了目前流行的音頻測試虛擬儀器軟件Adobe Audition 1.5。實驗項目包括掃頻測試、音樂測試、聽覺測試、距離測試以及抗干擾測試等。實驗結果表明，輸入音源在經過MP3編碼、發射、接收及MP3解碼后，音頻質量基本上沒受影響，實際雙聲道音質接近于CD音質，而無線傳輸的可靠性遠高于模擬無線音頻傳輸，幾乎沒有斷音與錯音，充分體現了嵌入式藍牙無線技術的優勢。
上傳時間： 2013-05-27
上傳用戶：稀世之寶039
隨著計算機網絡與嵌入式控制技術的迅速發展，作為傳統運輸行業的鐵路系統對此也有了新的要求，列車通信網絡應運而生。經過多年的發展，國際電工委員會(IEC)為了規范列車通信網絡，于1999年通過了IEC61375-1標準。該標準將列車通信網絡分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個標準通信介質，為掛在其上的設備傳輸和交換數據。而多功能車輛總線控制器(MVBC)是MVB與MVB實際物理層之間的接口，其主要實現MVB數據鏈路層的功能。由于該項關鍵技術仍被國外公司壟斷，因此開發具有自主知識產權的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標準。根據MVBC的技術特點，本文提出了使用FPGA來實現其具體功能的方案。掛在MVB總線上的設備分為五類，他們的功能各不相同。而支持4類設備的MVBC具有設備狀態、過程數據、消息數據通信和總線管理功能，并且兼容2類和3類設備。本文的目的就是用FPGA實現支持4類設備的MVBC。 本文采用自頂向下的設計方法。整個MVBC主要劃分為：編碼模塊、譯碼模塊、冗余控制模塊、報文分析單元、通信存儲控制器、主控制單元、地址邏輯模塊。在整個開發流程中，使用Xilinx的ISE集成開發環境。使用Verilog HDL硬件描述語言對上述各個模塊進行RTL級描述，并用Synplify Pro進行綜合。最后，在ModelSim中對各個模塊進行了布線后仿真和驗證。 在實驗室條件下，通過嚴格的仿真驗證后，其結果證明了本文設計的模塊達到了IEC61375-1標準的要求。因此，用FPGA實現MVBC這一方案具有可操作性。 關鍵詞：列車通信網；多功能車輛總線；多功能車輛總線控制器；現場可編程門陣列
上傳時間： 2013-07-18
上傳用戶：wxhwjf
近幾年來，OFDM(Orthogonal Frequency Division Multiplexing)技術引起了人們的廣泛注意，根據這項新技術，很多相關協議被提出來。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標準的寬帶無線通信系統，IEEE標準在2004年定義了空中接口的物理層(PHY)，即802.16d協議。該協議規定數據傳輸采用突發模式，調制方式采用OFDM技術，傳輸速率較高且實現方便、成本低廉，已經成為首先推廣應用的商業化標準。 本文主要對IEEE802.16d OFDM系統物理層進行研究，并在XILINX公司的Virtexpro II芯片上實現了基帶算法。 首先討論了OFDM基本原理及其關鍵技術。根據IEEE802.16d OFDM系統的物理層發送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統在有無循環前綴(CP)、多徑數目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大，為了找到適合采用FPGA實現的算法，分析了同步誤差和不同信道估計算法對接收信號的影響，并結合計算量的大小提出了一種新的聯合同步算法，以及得出了LS信道估計算法最適合802.16d系統的結論。 其次，完成了基帶發射機和接收機的FPGA硬件電路實現。為了使系統的時鐘頻率更高，采用了流水線的結構。設計中采用編寫Verilog程序和使用IP核相結合的辦法，實現了新的聯合同步算法，并且通過簡化結構，避免了信道估計算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺對程序進行設計、綜合和仿真，并將仿真結果和MATLAB軟件計算結果相對比。結果表明，采用16位數據總線可達到理想的精度。 最后，采用串口通信的方式對基帶系統進行了驗證。通過串口通信從功能上表明該系統確實可行。 關鍵詞：IEEE802. 16d； OFDM； 同步；信道估計；基帶系統
上傳時間： 2013-07-31
上傳用戶：1757122702
數字視頻監控技術無論是在軍事領域還是在民用領域，都有著重要的作用和廣泛的應用市場及前景。迫切的軍用和民用需求，推動著視頻監控技術持續而迅猛的發展。為了提高監控視頻的圖像質量，使設備小型化，以便能滿足各種條件下的適用場合，目前基于FPGA的數字視頻偵察監控系統已成為一種主流的解決方案。 本文設計了一種可以在戰場上使用的數字視頻偵察監控系統。該系統配備了12路攝像頭，當偵察車或者裝甲車在向前進的時候，可以做到對周圍的環境全方位的偵察監控，從而對判斷戰場的情況起到了巨大的作用。 本文首先介紹了數字視頻監控技術的發展與現狀，視頻數據的產生以及接收特性和FPGA技術的基本概念，在此基礎上研究了視頻信號的組成方式、VGA、DVI顯示接口以及顯示器的工作原理，分析了采用FPGA實現整個系統的可能性。接著，在充分考慮了要求達到的標準以后，選用了視頻解碼芯片SAA7111A、視頻編碼芯片ADV7125、DVI發送芯片TFP410、CY7C1061AV33型SRAM以及EP2C35FBGA672型FPGA芯片應用于硬件電路設計。然后設計出電路原理圖以及PCB版圖。最后，根據系統工作要求，本文設計了FPGA系統中的片內邏輯模塊，包括視頻采集緩沖異步FIFO（先進先出）模塊、I2C總線配置模塊、視頻幀存控制模塊、VGA視頻顯示模塊、DVI視頻顯示模塊等。在此基礎上完成了系統軟硬件調試，最終成功的實現了12路攝像頭的切換顯示和對周圍環境的全方位監控，達到了預定的設計目標。
上傳時間： 2013-07-30
上傳用戶：yw14205
現代的計算機追求的是更快的速度、更高的數據完整性和靈活性。無論從物理性能，還是從電氣性能來看，現今的并行總線都已出現了某些局限，無法提供更高的數據傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數據傳輸等特點，得到各行業越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現SATAⅡ協議，對SATA技術的推廣、國內邏輯IP核的發展都有一定的意義。 本文將SATAⅡ協議的FPGA實現劃分成物理層、鏈路層、傳輸層和應用層四個模塊。提出了物理層串行收/發器設計以及物理鏈路初始化方案。分析了鏈路層模塊結構，給出了作為SATAⅡ鏈路層核心的狀態機的設計。為滿足SATAⅡ協議3．0Gbps的速率，采用擴大數據處理位寬的方法，設計完成了鏈路層的16b/20b編碼模塊，同時為提高數據傳輸可靠性和信號的穩定性，分別實現了鏈路層CRC校驗模塊和并行擾碼模塊。在描述協議傳輸層的模塊結構的基礎上，給出了作為傳輸層核心的狀態機的設計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協議狀態機的設計，并實現了SATAⅡ新增功能NCQ技術，從而使得數據傳輸更加有效。最后為使本設計應用更加廣泛，設計了基于AHB總線的用戶接口。 本設計采用Verilog HDL語言對需要實現的電路進行描述，并使用Modelsim軟件仿真。仿真結果表明，本文設計的邏輯電路可靠穩定，與SATAⅡ協議定義功能一致。
上傳時間： 2013-06-16
上傳用戶：cccole0605
激光打標是指利用高能量密度的激光束在物件表面作永久性標刻。激光打標以其“打標速度快、性能穩定、打標質量好”等優勢，獲得了日益廣泛的應用。傳統的激光打標系統一般是基于ISA總線或PCI總線的，運動控制卡必須插在計算機的PCI插槽內，且不支持熱捅拔，影響了控制卡的穩定性；以單片機為主控制器的激光打標控制卡雖然成本低、運行可靠，但由于其運算速度慢、存儲容量有限，限制了它的應用范圍。 運動控制卡是激光打標系統的核心組成部分。本文設計了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標控制卡，它利用了USB總線高速、穩定、易用和FPGA資源豐富、處理能力強、易擴展等優點，將PC機強大的信息處理能力與運動控制卡的運動控制能力相結合，具有信息處理能力強、開放程度高、使用方便的特點。 本文首先介紹了激光打標的原理，激光打標技術的發展現狀以及激光打標系統的組成結構。在對USB總線技術作了簡要介紹后，詳細討論了激光打標控制卡的硬件電路設計，包括USB接口電路，FPGA主控單元電路，D/A單元電路，存儲器電路，I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細設計，通過軟硬件調試，控制卡實現了USB通信，輸出兩路模擬信號，SRAM數據讀寫，數字量輸入輸出等功能。
上傳時間： 2013-04-24
上傳用戶：prczsf
并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
隨著我國國防現代化建設進程的不斷深化，MIL-STD-1553B標準總線已經廣泛應用于各種軍事應用領域。MIL-STD-1553B標準總線是我國上世紀八十年代引進的一種現代化通訊總線，國內稱為GJB289A-97。該總線技術以其高穩定性和使用靈活等特點成為現代航空電子綜合系統所廣泛采用的通訊總線技術。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統整體性能的一個關鍵因素。目前國內關于1553B總線通訊模塊的對外接口類型較多，而基于嵌入式處理芯片的接口設計并不多見。嵌入式設備具有體積小、重量輕、實時性強、功耗小、穩定性好以及接口方便等優點。 基于以上考慮，論文中提出了以DSP+FPGA為平臺實現MIL-STD-1553B總線的收發控制，通過收發控制器和變壓器實現MIL-STD-1553B總線的電氣連接。根據項目需求，設計分為硬件和軟件兩部分完成。在對MIL-STD-1553B總線協議進行詳細研究后提出了總體設計方案原理圖。再根據方案需求設計各功能模塊。使用硬件描述語言VHDL對各功能模塊進行邏輯和行為描述，最終實現在FPGA中，使其能夠完成1553B數據碼的接受、發送、轉換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語言進行軟件的編譯，使其實現總體控制和通訊的調度等功能。 該方案經過實際參與1553B總線通訊系統驗證實驗，證明各項技術指標均達到預定的目標，可以投入實際應用。
上傳時間： 2013-04-24
上傳用戶：671145514
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
