国产精品美女久久久久高潮,在线看女人毛片,中文字幕亚洲一区二区三区

接地<b>變壓器</b>

To use this function just define a variable say var, var = pnseq(a, b, c) for a, b and c refe

To use this function just define a variable say var, var = pnseq(a, b, c) for a, b and c refer to the zip file

標簽： var function variable define

上傳時間： 2014-01-06

上傳用戶：zhuoying119
華為開關電源電感器設計.pdf

華為開關電源電感器設計正激式開關電源變壓器設計步驟

標簽： 華為開關電源

上傳時間： 2021-12-03

上傳用戶：fliang
反激式控制器改善了多輸出應用的交叉調節性能

反激式轉換器通常應用於具有多個輸出電壓並要求中低輸出功率的電源。配合采用一個反激式轉換器，多輸出僅增加極少的成本或復雜度––– 每個額外的輸出僅要求另一個變壓器繞組、整流器和輸出濾波電容器。

標簽： 反激式控制器輸出調節性能

上傳時間： 2013-11-22

上傳用戶：3294322651
折衷選擇輸入電容鏈波電流的線壓范圍

透過增加輸入電容，可以在獲得更多鏈波電流的同時，還能藉由降低輸入電容的壓降來縮小電源的工作輸入電壓範圍。這會影響電源的變壓器圈數比以及各種電壓與電流應力(current stresscurrent stress current stresscurrent stress current stress current stress )。電容鏈波電流額定值越大，應力越小，電源效率也就越高。

標簽： 輸入電容電流

上傳時間： 2013-11-11

上傳用戶：jelenecheung
600w變壓器計算

那么我們可以進行如下計算：1，輸出電流Iout=Pout/Udc=600/400=1.5A2，最大輸入功率Pin=Pout/η=600/0.92=652W3，輸入電流最大有效值Iinrmsmax=Pin/Umin=652/85=7.67A4，那么輸入電流有效值峰值為Iinrmsmax*1.414=10.85A5，高頻紋波電流取輸入電流峰值的20%，那么Ihf=0.2*Iinrmsmax=0.2*10.85=2.17A6，那么輸入電感電流最大峰值為：ILpk=Iinrmsmax+0.5*Ihf=10.85+0.5*2.17=11.94A7，那么升壓電感最小值為Lmin=(0.25*Uout)/(Ihf*fs)=(0.25*400)/(2.17*65KHz)=709uH8，輸出電容最小值為：Cmin=Iout/(3.14*2*fac*Voutp-p)=1.5/(3.14*2*50*10)=477.7uF，實際電路中還要考慮hold up時間，所以電容容量可能需要重新按照hold up的時間要求來重新計算。實際的電路中，我用了1320uF，4只330uF的并聯。

標簽： 變壓器

上傳時間： 2021-12-04

上傳用戶：
基于MATLAB的B樣條小波程序的實現

· 摘要： MATLAB是一種建立在向量、數組、矩陣基礎上,面向科學和工程計算的高級語言,為科學研究和工程計算提供了一個方便有效的工具.該文簡要介紹了B樣條和B樣條小波的構成,并利用MATLAB語言編寫了繪制任意階B樣條和B樣條小波圖形的程序.

標簽： MATLAB 程序

上傳時間： 2013-04-24

上傳用戶：sqq
MSP430系列flash型超低功耗16位單片機

MSP430系列flash型超低功耗16位單片機MSP430系列單片機在超低功耗和功能集成等方面有明顯的特點。該系列單片機自問世以來，頗受用戶關注。在2000年該系列單片機又出現了幾個FLASH型的成員，它們除了仍然具備適合應用在自動信號采集系統、電池供電便攜式裝置、超長時間連續工作的設備等領域的特點外，更具有開發方便、可以現場編程等優點。這些技術特點正是應用工程師特別感興趣的。《MSP430系列FLASH型超低功耗16位單片機》對該系列單片機的FLASH型成員的原理、結構、內部各功能模塊及開發方法與工具作詳細介紹。MSP430系列FLASH型超低功耗16位單片機目錄第1章引論1.1 MSP430系列單片機1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章結構概述2.1 引言2.2 CPU2.3 程序存儲器2.4 數據存儲器2.5 運行控制2.6 外圍模塊2.7 振蕩器與時鐘發生器第3章系統復位、中斷及工作模式3.1 系統復位和初始化3.1.1 引言3.1.2 系統復位后的設備初始化3.2 中斷系統結構3.3 MSP430 中斷優先級3.3.1 中斷操作--復位/NMI3.3.2 中斷操作--振蕩器失效控制3.4 中斷處理 3.4.1 SFR中的中斷控制位3.4.2 中斷向量地址3.4.3 外部中斷3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗應用的要點23第4章存儲空間4.1 引言4.2 存儲器中的數據4.3 片內ROM組織4.3.1 ROM 表的處理4.3.2 計算分支跳轉和子程序調用4.4 RAM 和外圍模塊組織4.4.1 RAM4.4.2 外圍模塊--地址定位4.4.3 外圍模塊--SFR4.5 FLASH存儲器4.5.1 FLASH存儲器的組織4.5.2 FALSH存儲器的數據結構4.5.3 FLASH存儲器的控制寄存器4.5.4 FLASH存儲器的安全鍵值與中斷4.5.5 經JTAG接口訪問FLASH存儲器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序計數器PC5.1.2 系統堆棧指針SP5.1.3 狀態寄存器SR5.1.4 常數發生寄存器CG1和CG25.2 尋址模式5.2.1 寄存器模式5.2.2 變址模式5.2.3 符號模式5.2.4 絕對模式5.2.5 間接模式5.2.6 間接增量模式5.2.7 立即模式5.2.8 指令的時鐘周期與長度5.3 指令組概述5.3.1 雙操作數指令5.3.2 單操作數指令5.3.3 條件跳轉5.3.4 模擬指令的簡短格式5.3.5 其他指令第6章硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 無符號數相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符號數相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 無符號數乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符號數乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的軟件限制6.4.1 尋址模式6.4.2 中斷程序6.4.3 MACS第7章基礎時鐘模塊7.1 基礎時鐘模塊7.2 LFXT1與XT27.2.1 LFXT1振蕩器7.2.2 XT2振蕩器7.2.3 振蕩器失效檢測7.2.4 XT振蕩器失效時的DCO7.3 DCO振蕩器7.3.1 DCO振蕩器的特性7.3.2 DCO調整器7.4 時鐘與運行模式7.4.1 由PUC啟動7.4.2 基礎時鐘調整7.4.3 用于低功耗的基礎時鐘特性7.4.4 選擇晶振產生MCLK7.4.5 時鐘信號的同步7.5 基礎時鐘模塊控制寄存器7.5.1 DCO時鐘頻率控制7.5.2 振蕩器與時鐘控制寄存器7.5.3 SFR控制位第8章輸入輸出端口8.1 引言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中斷控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口邏輯第9章看門狗定時器WDT9.1 看門狗定時器9.2 WDT寄存器9.3 WDT中斷控制功能9.4 WDT操作第10章 16位定時器Timer_A10.1 引言10.2 Timer_A的操作10.2.1 定時器模式控制10.2.2 時鐘源選擇和分頻10.2.3 定時器啟動10.3 定時器模式10.3.1 停止模式10.3.2 增計數模式10.3.3 連續模式10.3.4 增/減計數模式10.4 捕獲/比較模塊10.4.1 捕獲模式10.4.2 比較模式10.5 輸出單元10.5.1 輸出模式10.5.2 輸出控制模塊10.5.3 輸出舉例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕獲/比較控制寄存器CCTLx10.6.4 Timer_A中斷向量寄存器10.7 Timer_A的UART應用第11章 16位定時器Timer_B11.1 引言11.2 Timer_B的操作11.2.1 定時器長度11.2.2 定時器模式控制11.2.3 時鐘源選擇和分頻11.2.4 定時器啟動11.3 定時器模式11.3.1 停止模式11.3.2 增計數模式11.3.3 連續模式11.3.4 增/減計數模式11.4 捕獲/比較模塊11.4.1 捕獲模式11.4.2 比較模式11.5 輸出單元11.5.1 輸出模式11.5.2 輸出控制模塊11.5.3 輸出舉例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕獲/比較控制寄存器CCTLx11.6.4 Timer_B中斷向量寄存器第12章 USART通信模塊的UART功能12.1 異步模式12.1.1 異步幀格式12.1.2 異步通信的波特率發生器12.1.3 異步通信格式12.1.4 線路空閑多機模式12.1.5 地址位多機通信格式12.2 中斷和中斷允許12.2.1 USART接收允許12.2.2 USART發送允許12.2.3 USART接收中斷操作12.2.4 USART發送中斷操作12.3 控制和狀態寄存器12.3.1 USART控制寄存器UCTL12.3.2 發送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率選擇和調整控制寄存器12.3.5 USART接收數據緩存URXBUF12.3.6 USART發送數據緩存UTXBUF12.4 UART模式，低功耗模式應用特性12.4.1 由UART幀啟動接收操作12.4.2 時鐘頻率的充分利用與UART的波特率12.4.3 多處理機模式對節約MSP430資源的支持12.5 波特率計算第13章 USART通信模塊的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的從模式13.2 中斷與控制功能 13.2.1 USART接收/發送允許位及接收操作13.2.2 USART接收/發送允許位及發送操作13.2.3 USART接收中斷操作13.2.4 USART發送中斷操作13.3 控制與狀態寄存器13.3.1 USART控制寄存器13.3.2 發送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率選擇和調制控制寄存器13.3.5 USART接收數據緩存URXBUF13.3.6 USART發送數據緩存UTXBUF第14章比較器Comparator_A14.1 概述14.2 比較器A原理14.2.1 輸入模擬開關14.2.2 輸入多路切換14.2.3 比較器14.2.4 輸出濾波器14.2.5 參考電平發生器14.2.6 比較器A中斷電路14.3 比較器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比較器A應用14.4.1 模擬信號在數字端口的輸入14.4.2 比較器A測量電阻元件14.4.3 兩個獨立電阻元件的測量系統14.4.4 比較器A檢測電流或電壓14.4.5 比較器A測量電流或電壓14.4.6 測量比較器A的偏壓14.4.7 比較器A的偏壓補償14.4.8 增加比較器A的回差第15章模數轉換器ADC1215.1 概述15.2 ADC12的工作原理及操作15.2.1 ADC內核15.2.2 參考電平15.3 模擬輸入與多路切換15.3.1 模擬多路切換15.3.2 輸入信號15.3.3 熱敏二極管的使用15.4 轉換存儲15.5 轉換模式15.5.1 單通道單次轉換模式15.5.2 序列通道單次轉換模式15.5.3 單通道重復轉換模式15.5.4 序列通道重復轉換模式15.5.5 轉換模式之間的切換15.5.6 低功耗15.6 轉換時鐘與轉換速度15.7 采樣15.7.1 采樣操作15.7.2 采樣信號輸入選擇15.7.3 采樣模式15.7.4 MSC位的使用15.7.5 采樣時序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 轉換存儲寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中斷標志寄存器ADC12IFG.x和中斷允許寄存器ADC12IEN.x15.8.5 中斷向量寄存器ADC12IV15.9 ADC12接地與降噪第16章 FLASH型芯片的開發16.1 開發系統概述16.1.1 開發技術16.1.2 MSP430系列的開發16.1.3 MSP430F系列的開發16.2 FLASH型的FET開發方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 標準復位過程和進入BSL過程16.3.2 BSL的UART協議16.3.3 數據格式16.3.4 退出BSL16.3.5 保護口令16.3.6 BSL的內部設置和資源附錄A 尋址空間附錄B 指令說明B.1 指令匯總B.2 指令格式B.3 不增加ROM開銷的模擬指令B.4 指令說明（字母順序）B.5 用幾條指令模擬的宏指令附錄C MSP430系列單片機參數表附錄D MSP430系列單片機封裝形式附錄E MSP430系列器件命名

標簽： flash MSP 430 超低功耗

上傳時間： 2014-04-28

上傳用戶：sssnaxie
剖析Intel IA32 架構下C 語言及CPU 浮點數機制 Version 0.01 哈爾濱工業大學謝煜波（email: xieyubo@126.com 網址:http://purec.b

剖析Intel IA32 架構下C 語言及CPU 浮點數機制 Version 0.01 哈爾濱工業大學謝煜波（email: xieyubo@126.com 網址:http://purec.binghua.com）（QQ:13916830 哈工大紫丁香BBSID:iamxiaohan）前言這兩天翻看一本C 語言書的時候，發現上面有一段這樣寫到例：將同一實型數分別賦值給單精度實型和雙精度實型，然后打印輸出。 #include <stdio.h> main() { float a double b a = 123456.789e4 b = 123456.789e4 printf(“％f\n％f\n”,a,b) } 運行結果如下：

標簽： Version xieyubo Intel email

上傳時間： 2013-12-25

上傳用戶：徐孺
問題描述序列Z=<B

問題描述序列Z=<B，C，D，B>是序列X=<A，B，C，B，D，A，B>的子序列，相應的遞增下標序列為<2，3，5，7>。一般地，給定一個序列X=<x1,x2,…,xm>，則另一個序列Z=<z1,z2,…,zk>是X的子序列，是指存在一個嚴格遞增的下標序列〈i1,i2,…,ik〉使得對于所有j=1,2,…,k使Z中第j個元素zj與X中第ij個元素相同。給定2個序列X和Y，當另一序列Z既是X的子序列又是Y的子序列時，稱Z是序列X和Y的公共子序列。你的任務是：給定2個序列X、Y，求X和Y的最長公共子序列Z。

標簽： lt 序列

上傳時間： 2014-01-25

上傳用戶：netwolf
1.推動教育學發展的內在動力是( D)的發展。A.教育規律 B.教育價值 C.教育現象 D.教育問題 2.提出“泛智”教育思想

1.推動教育學發展的內在動力是( D)的發展。A.教育規律 B.教育價值 C.教育現象 D.教育問題 2.提出“泛智”教育思想，探討“把一切事物教給一切人類的全部藝術”的教育家是( B)A.培根 B.夸美紐斯 C.赫爾巴特 D.贊可夫

標簽： A. B. C. D.

上傳時間： 2017-01-06

上傳用戶：1427796291

_{<abbr id="nttwn"></abbr>}