目 錄 第一章 概述 3 第一節(jié) 硬件開發(fā)過程簡介 3 §1.1.1 硬件開發(fā)的基本過程 4 §1.1.2 硬件開發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 §1.2.1 硬件工程師職責(zé) 4 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 5 第二章 硬件開發(fā)規(guī)范化管理 5 第一節(jié) 硬件開發(fā)流程 5 §3.1.1 硬件開發(fā)流程文件介紹 5 §3.2.2 硬件開發(fā)流程詳解 6 第二節(jié) 硬件開發(fā)文檔規(guī)范 9 §2.2.1 硬件開發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開發(fā)相關(guān)的流程文件介紹 11 §3.3.1 項目立項流程： 11 §3.3.2 項目實施管理流程： 12 §3.3.3 軟件開發(fā)流程： 12 §3.3.4 系統(tǒng)測試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗收流程 13 第三章 硬件EMC設(shè)計規(guī)范 13 第一節(jié) CAD輔助設(shè)計 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術(shù)參數(shù) 19 §3.2.2 FPGA的開發(fā)工具的使用： 22 §3.2.3 EPLD產(chǎn)品性能和技術(shù)參數(shù) 23 §3.2.4 MAX + PLUS II開發(fā)工具 26 §3.2.5 VHDL語音 33 第三節(jié) 常用的接口及總線設(shè)計 42 §3.3.1 接口標(biāo)準(zhǔn)： 42 §3.3.2 串口設(shè)計： 43 §3.3.3 并口設(shè)計及總線設(shè)計： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標(biāo)準(zhǔn)接口聯(lián)接方法 45 §3.3.6 RS－485標(biāo)準(zhǔn)接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標(biāo)準(zhǔn)電路 49 §3.4.5 高速時鐘線設(shè)計 50 §3.4.6 接口驅(qū)動及支持芯片 51 §3.4.7 復(fù)位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設(shè)計及常用儀器 53 第五節(jié) 邏輯電平設(shè)計與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標(biāo)準(zhǔn) 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計指南 67 §3.6.1 公司常用母板簡介 67 §3.6.2 高速傳線理論與設(shè)計 70 §3.6.3 總線阻抗匹配、總線驅(qū)動與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節(jié) 單板軟件開發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計 88 §3.8.1 接地設(shè)計 88 §3.8.2 電源設(shè)計 91 第九節(jié) 時鐘、同步與時鐘分配 95 §3.9.1 時鐘信號的作用 95 §3.9.2 時鐘原理、性能指標(biāo)、測試 102 第十節(jié) DSP技術(shù) 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點與應(yīng)用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協(xié)議及標(biāo)準(zhǔn) 120 第一節(jié) 國際標(biāo)準(zhǔn)化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開發(fā)常用通信標(biāo)準(zhǔn) 122 §4.2.1 ISO開放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標(biāo)準(zhǔn) 125 §4.2.4 V系列標(biāo)準(zhǔn) 125 §4.2.5 TIA/EIA 系列接口標(biāo)準(zhǔn) 128 §4.2.5 CCITT X系列建議 130 參考文獻(xiàn) 132 第五章 物料選型與申購 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購流程 144 第六節(jié) 接觸供應(yīng)商須知 145 第七節(jié) MRPII及BOM基礎(chǔ)和使用 146
標(biāo)簽： 硬件工程師
上傳時間： 2013-05-28
上傳用戶：pscsmon
·詳細(xì)說明：wince平臺上的語音識別程序，基于evc++ 4.0。文件列表: pocketsphinx-0.3 ................\aclocal.m4 ................\autogen.sh ................\ChangeLog ................\config.gu
上傳時間： 2013-07-06
上傳用戶：小草123
關(guān)于 ‘‘地’’ 電路中參考點－零電位點，稱為地點。開關(guān)電源中的‘‘地’’：： 公共端 (common)(common)－輸出與輸入?yún)⒖键c。例如－PFCPFC與后繼變換器輸入端的公共端。 電路中的地 (ground(ground--GND)GND)－所有電路共用參考－點。如輔助電源與PFCPFC及DC/DCDC/DC公共端。 大地 (earth(earth--E)電網(wǎng)供電設(shè)備通常以大地EE作為零電位。三相輸配電三相中點接大地EE，同時引出中，線NN。 接地阻抗很小的大面積 ‘‘地’’稱為地平面(Ground plane(plane)。
上傳時間： 2013-04-24
上傳用戶：1079836864
分析了單片機(jī)控制的氙燈系統(tǒng)中干擾的來源、控制回路中的干擾類型,介紹了此系統(tǒng)在電源、接地、I/O接口等環(huán)節(jié)上所采取的硬件措施,同時也給出了在軟件抗干擾所采用的軟件冗余、軟件陷阱、軟件看門狗等軟件抗干擾技術(shù).給出將多種軟硬件抗干擾方法綜合應(yīng)用的具體方法.實踐證明這些方法是有效的..
標(biāo)簽： 單片機(jī) 控制系統(tǒng) 抗干擾設(shè)計
上傳時間： 2013-07-22
上傳用戶：koulian
晶體管開關(guān)電路（工作在飽和態(tài)）在現(xiàn)代電路設(shè)計應(yīng)用中屢見不鮮，經(jīng)典的74LS，74ALS等集成電路內(nèi)部都使用了晶體管開關(guān)電路，只是驅(qū)動能力一般而已。 TTL晶體管開關(guān)電路按驅(qū)動能力分為小信號開關(guān)電路和功率開關(guān)電路；按晶體管連接方式分為發(fā)射極接地（PNP晶體管發(fā)射極接電源）和射級跟隨開關(guān)電路。
標(biāo)簽： 三極管 開關(guān)電路圖
上傳時間： 2013-06-14
上傳用戶：1142895891
地線造成電磁干擾的主要原因是地線存在阻抗，當(dāng)電流流過地線時，會在地線上產(chǎn)生電壓，這就是地線噪聲。在這個電壓的驅(qū)動下，會產(chǎn)生地線環(huán)路電流，形成地環(huán)路干擾。當(dāng)兩個電路共用一段地線時，會形成公共阻抗耦合。 解決地環(huán)路干擾的方法有切斷地環(huán)路，增加地環(huán)路的阻抗，使用平衡電路等。解決公共阻抗耦合的方法是減小公共地線部分的阻抗，或采用并聯(lián)單點接地，徹底消除公共阻抗。
上傳時間： 2013-07-31
上傳用戶：時代電子小智
15.2 已經(jīng)加入了有關(guān)貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
上傳時間： 2013-10-08
上傳用戶：王慶才
單端雙極輸入信號的推薦電路如圖 1 所示。Vs+ 是放大器的電源；負(fù)電源輸入接地。VIN 為輸入信號源，其表現(xiàn)為一個在接地電位（±0 V）附近擺動的接地參考信號，從而形成一個雙極信號。RG 和 RF 為放大器的主增益設(shè)置電阻。VOUT+和 VOUT- 為 ADC 的差動輸出信號。它們的相位差為 180o，并且電平轉(zhuǎn)換為VOCM。
上傳時間： 2013-10-31
上傳用戶：15527161163
設(shè)計了一種帶振幅控制的晶體振蕩器，用于32 768 Hz的實時時鐘。振幅調(diào)節(jié)環(huán)采用源接地振蕩器形式來得到高的頻率穩(wěn)定性和低的功耗。使用MOS管電阻有效的減小了版圖面積。電路在0.35 μm、5 V CMOS工藝上實現(xiàn)，仿真和測試結(jié)果都能滿足設(shè)計要求。
標(biāo)簽： 振幅 調(diào)節(jié) 晶體振蕩器
上傳時間： 2013-11-10
上傳用戶：maricle
運算放大器是模擬系統(tǒng)的主要構(gòu)件。它們可以提供增益、緩沖、濾波、混頻和多種運算功能。在系統(tǒng)結(jié)構(gòu)圖中，運算放大器用三角形表示，有五個接點：正極電源、負(fù)極電源、正極輸入、負(fù)極輸入和輸出，如圖1（所有圖片均在本文章最后）所示。電源腳用來為器件加電。它們可以連接 +/- 5V 電源，或在特殊考慮的情況下，連接 +10V 電源并接地。輸入與輸出之間的關(guān)系直截了當(dāng)：Vout = A (Vin+ - Vin-)即輸出電壓等于放大器增益 (A) 乘以輸入電壓之差。
標(biāo)簽： 運算放大器 模擬系統(tǒng) 構(gòu)件
上傳時間： 2013-12-21
上傳用戶：邶刖
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
