許多L i n u x操作系統的用戶是因為喜歡編程而選擇這個操作系統的,而另外的一些人通過學習更多與他們工作有關的知識,通過為他們的系統編譯自己下載來的源代碼,也逐步成長為跨越了初級水平的程序員。對編程了解得越深,就越能體會到它對自己的重要性,就更能掌握如何對之進行升級,因為終究會有一天,用戶自己下載的源代碼就會要求用戶使用它們。
上傳時間: 2014-05-04
上傳用戶:止絮那夏
//------------------------------------------------------------------------------------//此程序為ADC轉換程序,可以選擇向ADC0BUSY寫1或用定時器0,1,2,3作為ADC的啟動信號。////------------------------------------------------------------------------------------//頭文件定義//------------------------------------------------------------------------------------//#include <c8051f330.h> #include <stdio.h> //-----------------------------------------------------------------------------// 定義16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0 = 0xbd; sfr16 TMR0RL = 0xca; sfr16 TMR1RL = 0xca; sfr16 TMR2RL =0xca; sfr16 TMR3RL =0xca; sfr16 TMR0 = 0xCC; sfr16 TMR1 = 0xCC; sfr16 TMR2 = 0xcc; sfr16 TMR3 = 0xcc; //-----------------------------------------------------------------------------// 全局變量定義//-----------------------------------------------------------------------------char i;int result; //-----------------------------------------------------------------------------//定義常量//-----------------------------------------------------------------------------#define SYSCLK 49000000 #define SAMPLE_RATE 50000 //------------------------------------------------------------------------------------// 定義函數//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) { int ADCRESULT[50] ; int k; PCA0MD &= ~0x40; // 禁止看門狗 SYSCLK_Init (); PORT_Init (); Timer0_Init (SYSCLK/SAMPLE_RATE); //Timer1_Init (SYSCLK/SAMPLE_RATE); //選擇相應的啟動方式 //Timer2_Init (SYSCLK/SAMPLE_RATE); //Timer3_Init (SYSCLK/SAMPLE_RATE); ADC0_Init(); EA=1; while(1) { //ADC0_CNVS_ADC0h(); k=ADC0; ADCRESULT[i]=result; //此處設斷點,觀察ADCRESULT的結果 } }
上傳時間: 2013-10-13
上傳用戶:SimonQQ
USB Anaslyst-I分析儀軟件 安裝程序
標簽: Anaslyst-I USB 分析儀 軟件
上傳時間: 2013-10-09
上傳用戶:qijian11056
USB Anaslyst-I分析儀軟件 安裝程序
標簽: Anaslyst-I USB 分析儀 軟件
上傳時間: 2013-11-17
上傳用戶:yczrl
PCB接地設計_中興
上傳時間: 2013-10-25
上傳用戶:葉立炫95
PCB線寬和電流關系公式 先計算Track的截面積,大部分PCB的銅箔厚度為35um(即 1oz)它乘上線寬就是截面積,注意換算成平方毫米。 有一個電流密度經驗值,為15~25安培/平方毫米。把它稱上截面積就得到通流容量。 I=KT(0.44)A(0.75), 括號里面是指數, K為修正系數,一般覆銅線在內層時取0.024,在外層時取0.048 T為最大溫升,單位為攝氏度(銅的熔點是1060℃) A為覆銅截面積,單位為square mil. I為容許的最大電流,單位為安培。 一般 10mil=0.010inch=0.254mm 1A , 250mil=6.35mm 8.3A ?倍數關系,與公式不符 ?
上傳時間: 2013-11-12
上傳用戶:ljd123456
PCB接地設計
上傳時間: 2013-10-31
上傳用戶:sxdtlqqjl
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間: 2013-11-06
上傳用戶:wentianyou
抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設計抑制△I 噪聲是有效的措施之一。如何通過PCB 設計抑制△I 噪聲是一個亟待深入研究的問題。在對△I 噪聲的產生、特點、主要危害等研究的基礎上, 討論了輻射干擾機理, 重點結合PCB 和EMC 研究的新進展, 研究了抑制△I 噪聲的PCB 設計方法。對通過PCB 設計抑制△I 噪聲的研究與應用具有指導作用。
上傳時間: 2013-11-18
上傳用戶:wweqas
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
上傳時間: 2013-11-12
上傳用戶:Late_Li