<strike id="y2886"></strike>
在互補式金氧半(CMOS)積體電路中，隨著量產製程的演進，元件的尺寸已縮減到深次微 米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。 在次微米技術中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結構; 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級的寄生電阻 Rg，而發(fā)展出 Polycide 製 程 ; 在更進步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標簽： Protection CMOS ESD ICs in
上傳時間： 2020-06-05
上傳用戶：shancjb
設計高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優(yōu)劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發(fā)之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規(guī)範及高速串列介面量測規(guī)範等實務技術，必須充分 了解研究學習，進而才可設計出優(yōu)良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
無線發(fā)射與接收芯片ia4221的中文資料
標簽： 4221 ia 無線發(fā)射 接收芯片
上傳時間： 2013-04-15
上傳用戶：eeworm
紅外發(fā)射,接收頭
標簽： 紅外發(fā)射 接收頭
STM32F RFID通訊源代碼（支持雙向發(fā)送接收）
標簽： RFID STM 32F 32
上傳時間： 2013-06-16
微波與衛(wèi)星接收技術 pdf版
標簽： 衛(wèi)星 接收技術
上傳時間： 2013-07-06
網絡奇技贏巧大搜捕
標簽： 網絡
接收系統(tǒng)設計
標簽： 接收 系統(tǒng)設計
上傳時間： 2013-06-30
無線電接收
標簽： 無線 接收
上傳時間： 2013-07-29
專輯類-實用電子技術專輯-385冊-3.609G 接收系統(tǒng)設計-255頁-3.0M.pdf
標簽： 255 3.0 接收
上傳時間： 2013-05-18
上傳用戶：gaome
蟲蟲下載站版權所有 京ICP備2021023401號-1
