久久久久免费观看,波多野结衣中文字幕久久,亚洲毛片av在线

描述語(yǔ)言

《Verilog HDL 硬件描述語(yǔ)言》

·詳細(xì)說(shuō)明：正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目錄譯者序前言第1章簡(jiǎn)介&n

標(biāo)簽： nbsp Verilog HDL 硬件描述語(yǔ)言

上傳時(shí)間： 2013-07-02

上傳用戶：6404552
基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì)

基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序

標(biāo)簽： FPGA VHDL 數(shù)字頻率計(jì) 硬件描述語(yǔ)言

上傳時(shí)間： 2013-08-06

上傳用戶：taozhihua1314
也就是樂(lè)透彩票模擬程序用為verilogHDL描述

摸獎(jiǎng)桶程序設(shè)計(jì) 也就是樂(lè)透彩票模擬程序\\r\\n程序?yàn)関erilogHDL描述詳細(xì)請(qǐng)看英文描述

標(biāo)簽： verilogHDL 模擬程序

上傳時(shí)間： 2013-08-08

上傳用戶：qlpqlq
用FPGA可編程器件和VHDL硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)Flash編程器

用ＦＰＧＡ可編程器件和ＶＨＤＬ硬件描述語(yǔ)言來(lái)實(shí)現(xiàn) Ｆｌａｓｈ編程器

標(biāo)簽： Flash FPGA VHDL 可編程器件

上傳時(shí)間： 2013-08-10

上傳用戶：450976175
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)，采用了狀態(tài)機(jī)和流水線技術(shù)

介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語(yǔ)言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。

標(biāo)簽： 3DES FPGA 加密算法算法

上傳時(shí)間： 2013-08-20

上傳用戶：HGH77P99
學(xué)習(xí)vhdl硬件描述語(yǔ)言的一些例子的原代碼

學(xué)習(xí)vhdl硬件描述語(yǔ)言的一些例子的原代碼，比較全面，相信對(duì)初學(xué)者很有幫助

標(biāo)簽： vhdl 硬件描述語(yǔ)言代碼

上傳時(shí)間： 2013-08-23

上傳用戶：四只眼
描述了用CoolRunner CPLD實(shí)現(xiàn)mp3 player的一種方法

描述了用CoolRunner CPLD實(shí)現(xiàn)mp3 player的一種方法，值得學(xué)習(xí)

標(biāo)簽： CoolRunner player CPLD mp3

上傳時(shí)間： 2013-08-28

上傳用戶：chenhr
詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過(guò)程中應(yīng)注意的地方和如何提高設(shè)計(jì)效率

詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過(guò)程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助

標(biāo)簽： FPGA CPLD 過(guò)程如何提高

上傳時(shí)間： 2013-08-29

上傳用戶：wfeel
是關(guān)于FPGA/URT原理的一個(gè)詳細(xì)描述

是關(guān)于FPGA/URT原理的一個(gè)詳細(xì)描述.而且里面還有DDAIII實(shí)驗(yàn)箱的URT驅(qū)動(dòng)實(shí)現(xiàn).

標(biāo)簽： FPGA URT

上傳時(shí)間： 2013-09-03

上傳用戶：xcy122677
這是一個(gè)用MAX+PLUSII開(kāi)發(fā)FPGA（1K30器件）開(kāi)發(fā)的李沙育圖形發(fā)生器（硬件描述語(yǔ)言部分）

這是一個(gè)用MAX+PLUSII開(kāi)發(fā)FPGA（1K30器件）開(kāi)發(fā)的李沙育圖形發(fā)生器（硬件描述語(yǔ)言部分）。

標(biāo)簽： PLUSII FPGA 1K30 MAX

上傳時(shí)間： 2013-09-03

上傳用戶：zhyfjj

主站蜘蛛池模板：沙田区| 舒兰市| 公安县| 塔河县| 东光县| 旬阳县| 电白县| 基隆市| 翼城县| 广河县| 关岭| 米脂县| 依兰县| 德令哈市| 合阳县| 资源县| 玉龙| 新余市| 沧源| 宁武县| 慈利县| 盐边县| 彭水| 罗甸县| 呼伦贝尔市| 定安县| 织金县| 盈江县| 和政县| 滕州市| 宜都市| 云南省| 淅川县| 浙江省| 尼勒克县| 东兰县| 肃宁县| 新巴尔虎右旗| 东乌| 泽州县| 阳谷县|