本文研究基于ARM與FPGA的高速數據采集系統技術。論文完成了ARM+FPGA結構的共享存儲器結構設計,實現了ARMLinux系統的軟件設計,包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試,對實驗測試數據進行了分析。 論文分別從軟件和硬件兩方面入手,闡述了基于ARM處理器和FPGA芯片的高速數據采集的硬件系統設計方法,以及基于ARMLinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面,在FPGA平臺上,我們首先利用乒乓操作的方式將一路高速數據信號轉換成頻率為原來頻率1/4的4路低速數據信號,再將這四路數據分別存儲到4個FIFO中,然后再對這4個FIFO中的數據拼接并存儲在FPGA片上的雙端口雙時鐘RAM中,最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統的總線上,實現了ARM和FPGA共享存儲器的系統結構,使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數據,從而大大提高了數據采集與處理的效率。在采樣頻率控制電路設計方面,我們通過使FIFO的數據存儲時鐘降低為標準狀態下的1/n實現數據采集頻率降為標準狀態的1/n,從而實現了由FPGA控制的可變頻率的數據采集系統。 軟件方面,為了更有效地管理和拓展系統功能,我們移植了ARMLinux操作系統,并在S3C2410平臺上設計實現了基于Linux操作系統的觸摸屏驅動程序設計、LCD驅動程序移植、自定義的FPGA模塊驅動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數據采集系統工作。 在前端采樣頻率為125MHz情況下,系統可以正常工作。能夠實現對頻率在5MHz以下的信號波形的直接顯示;對5MHz至40MHz的信號,使用正弦插值算法進行處理,顯示效果良好。同時這種硬件結構可擴展性強,可以在此基礎上實現8路甚至16路緩沖的系統結構,可以使系統支持更高的采樣頻率。
標簽:
FPGA
ARM
高速數據
采集
上傳時間:
2013-07-04
上傳用戶:林魚2016