隨著混沌理論應(yīng)用于產(chǎn)生偽隨機(jī)序列的發(fā)展，用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列實(shí)現(xiàn)了基于TD—ERCS混沌的偽隨機(jī)序列發(fā)生器．為了便于硬件實(shí)現(xiàn)并減少硬件占用資源．對(duì)原算法(即基于TD—ERCS構(gòu)造偽隨機(jī)序列發(fā)生器的算法)進(jìn)行了適當(dāng)改進(jìn)，密鑰空間縮減到2⋯．設(shè)計(jì)采用雙精度浮點(diǎn)運(yùn)算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統(tǒng)仿真實(shí)驗(yàn)．系統(tǒng)的硬件電路占用17716個(gè)邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產(chǎn)生速率10 Mbps．
標(biāo)簽：
FPGA
混沌
偽隨機(jī)序列
發(fā)生器
上傳時(shí)間：
2013-11-21
上傳用戶：許小華
