擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實(shí)際需要，設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來方便的進(jìn)行擴(kuò)展。 接著，論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-07-04
上傳用戶：yd19890720
由于其很強(qiáng)的糾錯(cuò)性能和適合硬件實(shí)現(xiàn)的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展，衛(wèi)星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項(xiàng)目，在編譯碼算法、編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)、編譯碼器性能提高三個(gè)方面對卷積編碼和維特比譯碼進(jìn)行了深入研究，并進(jìn)一步介紹了使用VHDL語言和原理圖混合輸入的方式，實(shí)現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細(xì)過程；然后將設(shè)計(jì)下載到XILINX的Virtex2 FPGA內(nèi)部進(jìn)行功能和時(shí)序確認(rèn)，最終在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測試其性能。本文所實(shí)現(xiàn)的維特比譯碼器速率達(dá)160Mbps，遠(yuǎn)遠(yuǎn)高于目前國內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(shù)(約束長度、生成多項(xiàng)式、碼率以及增信刪余等)對其譯碼性能的影響；針對項(xiàng)目需求，確定卷積編碼器的約束長度、生成多項(xiàng)式格式、碼率和相應(yīng)的維特比譯碼器的回歸長度。 其次，論文介紹了編解碼器的軟、硬件設(shè)計(jì)和調(diào)試一根據(jù)已知條件，使用VHDL語言和原理圖混合輸入的方式設(shè)計(jì)卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級(jí)仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設(shè)計(jì)問題，包括編譯碼的基本結(jié)構(gòu)，各個(gè)模塊的功能及實(shí)現(xiàn)策略，編譯碼器的時(shí)序、邏輯綜合等；根據(jù)軟件仿真結(jié)果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進(jìn)行各自的印制板設(shè)計(jì)。利用卷積碼本身的特點(diǎn)，結(jié)合FPGA內(nèi)部結(jié)構(gòu)，采用并行卷積編碼和譯碼運(yùn)算，設(shè)計(jì)出高速編譯碼器；對軟、硬件分別進(jìn)行驗(yàn)證和調(diào)試，并將驗(yàn)證后的軟件下載到FPGA進(jìn)行電路級(jí)調(diào)試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設(shè)備在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測試其性能(與沒有采用糾錯(cuò)編碼的數(shù)傳系統(tǒng)進(jìn)行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進(jìn)行誤碼率和信噪比測試。
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
本文利用史密斯圓圖作為RF阻抗匹配的設(shè)計(jì)指南。文中給出了反射系數(shù)、阻抗和導(dǎo)納的作圖范例，并用作圖法設(shè)計(jì)了一個(gè)頻率為60MHz的匹配網(wǎng)絡(luò)。
上傳時(shí)間： 2013-06-18
上傳用戶：huangping588
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在，單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度：①用高精度相位天線、差分技術(shù)等通過提高硬件成本獲取高精度；②針對誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中，后者相對于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間，傳統(tǒng)CPU往往不能滿足實(shí)時(shí)性的要求，而FPGA以其快速并行計(jì)算越來越受到青睞。 本文在FPGA平臺(tái)上，根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想，由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換，最終到kalman濾波遞推計(jì)算減小定位誤差，實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下： 基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式，通過串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型，實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果，從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過程中，利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù)，再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡化成只涉及加法和乘法運(yùn)算，以此簡化公式運(yùn)算量，達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測方程和濾波方程，并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì)，并通過Matlab進(jìn)行仿真。結(jié)果表明，本文設(shè)計(jì)的卡爾曼濾波器收斂性好，定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上，實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿足實(shí)時(shí)性的基礎(chǔ)上，通過IP核、模塊的分時(shí)復(fù)用和樹狀結(jié)構(gòu)節(jié)省資源，實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波，達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái)，采用Verilog HDL硬件描述語言實(shí)現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個(gè)邏輯資源，時(shí)鐘頻率達(dá)到100MHZ以上，滿足實(shí)時(shí)性信號(hào)處理要求，在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：二驅(qū)蚊器
適用于羅斯蒙特質(zhì)量流量計(jì)1700或2700表頭的組態(tài)操作
上傳時(shí)間： 2013-04-24
上傳用戶：glitter
·內(nèi)部保密的奧林巴斯單反系列SDK2次開發(fā)包
標(biāo)簽： SDK2 奧林巴斯 單反 開發(fā)包
上傳時(shí)間： 2013-07-20
上傳用戶：zhangyi99104144
·摘要： fuzzyTECH軟件可以用于創(chuàng)建模糊系統(tǒng),然后用神經(jīng)網(wǎng)絡(luò)和樣本數(shù)據(jù)對所創(chuàng)建的模糊系統(tǒng)進(jìn)行訓(xùn)練,最后可以針對不同的單片機(jī)或DSP硬件平臺(tái)自動(dòng)產(chǎn)生相應(yīng)的程序代碼,直接應(yīng)用到系統(tǒng)的調(diào)試中去.fuzzyTECH很好地解決了在單片機(jī)或DSP的有限資源中如何編制高效的應(yīng)用程序以實(shí)現(xiàn)復(fù)雜的模糊控制算法的問題.它降低了實(shí)現(xiàn)模糊控制算法的難度,也加快了設(shè)計(jì)模糊控制算法的速度.文章最后給出了用f
標(biāo)簽： FuzzyTECH 軟件 模糊控制系統(tǒng) 中的應(yīng)用
上傳時(shí)間： 2013-05-25
上傳用戶：trepb001
·本書是《從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)——復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)和方法》的配套用書。主要內(nèi)容包括12個(gè)實(shí)驗(yàn)練習(xí)和Verilog的語法手冊。各個(gè)實(shí)驗(yàn)由淺入深，從簡單到復(fù)雜，介紹了用Verilog語言設(shè)計(jì)數(shù)字電路系統(tǒng)的實(shí)用方法與技術(shù)，有較強(qiáng)的實(shí)踐性與指導(dǎo)意義。語法部分包括標(biāo)志符的使用、基本語句以及系統(tǒng)任務(wù)與函數(shù)的介紹。內(nèi)容較為詳盡，可方便學(xué)生與工程技術(shù)人員查詢使用，對學(xué)習(xí)Veri
標(biāo)簽： 算法設(shè)計(jì) 硬件 邏輯
上傳時(shí)間： 2013-06-30
上傳用戶：萬有引力
·岡薩雷斯《數(shù)字圖像處理》第二版 中文版 電子書下載
標(biāo)簽： nbsp 數(shù)字圖像處理
上傳時(shí)間： 2013-04-24
上傳用戶：hmr0452
·基于Matlab的貝葉斯分類器實(shí)驗(yàn)平臺(tái)MBNC
上傳時(shí)間： 2013-04-24
上傳用戶：1043041441
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
