在電力系統中,無功功率是影響電網穩定的一個重要因素,它關系到整個電力系統能否安全穩定的運行,無功補償是保證電力系統高效可靠運行的有效措施之一?;趪鴥入娏κ袌龅男枨蟋F狀,考慮到無功補償的實現條件和經濟適應性,研制出了一種基于DSP TMS320LF2407A控制的TSC型低壓動態無功補償裝置。該裝置以實時的電網監測數據為依據,以低壓網的最佳無功補償為對象。 本文主要研究了TSC無功補償的基本原理,無功補償的控制方式和原理,以及控制器的軟、硬件的設計。在硬件設計方面,由DSP TMS320LF2407A作為主控制器,能夠實現自動采樣計算、無功自動調節、故障保護、數據存儲等功能,具有比傳統的單片機控制運算速度高,實時性好的特點。采用晶閘管控制投切電容器,完全實現了電容器的快速,無弧,無沖擊投切,具有優良的性能。在軟件上,采用C語言和匯編語言混合編程,遵循模塊化設計原則,提高了系統的通用性和維護的簡易程度。在投切原則上,與常見的功率因數控制方案相比較,采用電壓無功復合控制,避免了輕載投切振蕩,使無功調節更為合理。為了實現裝置應具有的功能,本文設計并制作了較為完整的控制電路及其外圍設備的硬件電路。它們包括觸發電路、采樣電路及通訊電路等。文中設計編寫了整個控制系統的控制程序,給出了控制軟件的結構框圖。在本文中,還設計了電容器保護電路,以及裝置在電網諧波含量超標時采取的保護措施。實驗結果表明,本裝置軟硬件設計合理,控制方法可行,系統運行可靠,達到了預期的目的。
上傳時間: 2013-04-24
上傳用戶:zaizaibang
斷路器是電力系統中重要的控制和保護設備,對維護電力系統的安全、穩定和可靠運行起著重要的作用。如何使斷路器高度智能化,并且更安全和可靠,是電力系統保護的發展要求,也是本論文研究的目的。 本文在深入研究了智能斷路器國內外發展狀況的基礎上,精心設計了以數字信號處理器DSP和復雜可編程邏輯器件CPLD為核心的系統硬件。DSP是智能斷路器測控單元的核心器件,它實現斷路器的各種保護、報警、顯示與控制功能。CPLD完成狀態量的監測,以及各種邏輯信號的輸出。兩種器件相互配合使得斷路器系統更加智能化。研究了斷路器測控單元的測量原理及保護算法,并進行了具體的硬件和軟件模塊的設計,旨在實現斷路器的智能保護、遠程控制和集中管理。本設計以TI公司的DSP芯片TMS320LF2407為核心。硬件設計主要包括信號調理模塊設計、信號采樣模塊設計、保護執行模塊設計、CPLD模塊設計和輸入輸出模塊設計。并且利用TMS320LF2407本身具有的CAN2.0模塊,通過CAN總線實現斷路器和上位機的通信,實現遙測、遙調、遙控、遙信等“四遙”功能。軟件采用模塊化設計,每一個模塊相對獨立,完成某個特定功能,便于維護和添加新功能,并且調試靈活方便。文中給出了主程序及各個子程序的流程圖,其中子程序有數據采集子程序、FFT計算子程序、液晶顯示子程序、短路瞬時保護子程序、過載長延時保護子程序、接地故障保護子程序和短路短延時保護子程序等。并且設計中充分考慮了斷路器工作環境的惡劣性,分析了各種干擾的來源,并針對各種干擾采取了對應的軟件和硬件的抗干擾措施。最后,為了驗證全波傅氏算法能否滿足電網數據處理精度的要求,利用MATLAB搭建仿真平臺,對其進行了仿真。結果表明全波傅氏算法能達到系統的要求。
上傳時間: 2013-04-24
上傳用戶:BK094
電子功能模件是機電產品的基本組成部分,其水平高低直接決定整個機電產品的工作質量。當前PCB自動測試系統大多為歐美產品,價格相當昂貴,遠遠超出我國中小電子企業的承受能力。為了提高我國中小企業電子設備的競爭力,本課題研發了適合于我國中小企業、價格低廉、使用方便的PCB路內測試系統。 本文首先詳細介紹了PCB各種檢測技術的原理和特點,然后根據本課題面向的用戶群和他們對PCB測試的需求,組建PCB內測試系統。本系統基于虛擬儀器設計思想,以PCB上模擬電子器件、組合邏輯電路及由其構成的功能模塊等為被測對象,包括路內測試儀、邏輯分析單元、信號發生器、高速數據采集器、多路通道掃描器及針床。其中:路內測試儀對不同被測對象選擇不同測試方法,采用電位隔離法實現了被測對象與PCB上其他元器件的隔離,并采用自適應測試方法提高測試結果的準確度。邏輯分析單元主要采用反向驅動技術測試常見的組合邏輯電路。信號發生器能同時產生兩路正弦波、方波、斜波、三角波等常用波形。數據采集器能同時采集四路信號,以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現,可擴展性好。針床采用新型夾具,既保證接觸性能,又不至破壞觸點。 實踐表明,本系統能對常用電子功能模件進行自動測試,基本達到了預期目標。
上傳時間: 2013-06-06
上傳用戶:klds
風能作為一種清潔可再生能源,發展迅速,已經成為世界新能源最主要的發展方向之一。本文以863計劃項目"MW級風力發電機組電控系統研制"為研究背景,介紹了1.2MW永磁同步電機變速恒頻風力發電系統,研究了變流系統中逆變器的控制方法。 本文首先對風力發電進行了概述,介紹了我國和世界風電發展狀況以及技術發展趨勢。當今風力發電技術,大功率直驅化和雙饋是兩個發展方向,本課題1.2MW風力發電系統就是采用了永磁同步電機加交直交變流系統的結構模式,中間省去了齒輪箱,減少了維護,具有較好的發展前景。 論文第二章首先對風輪機葉片的空氣動力特性進行了分析,介紹了不同風速下風力發電機的控制策略。就直驅技術與變速箱/感應電機技術--目前風力發電領域變速恒頻技術的兩大發展方向作了較為詳細的介紹分析。 在變流系統中,逆變并網是重要的環節,起到了將電能傳輸到電網的作用。文章中重點分析了三相并網逆變器的主電路結構、原理和工作方法,并進行了理論推導和公式說明。 本文對1.2MW永磁同步電機變速恒頻風力發電系統的主電路參數的選擇作了理論推導和計算,包括主電路直流側電容,網側電感,三重化升壓電感,網側濾波電容等,還確定了斬波和逆變部分所采用的開關管和六相整流所采用的二極管,并在額定正常工作情況下,分別計算斬波和逆變部分開關管的損耗和開關管的結溫。 本課題采用瞬時電流法對并網逆變器進行控制。在實驗中上確定了電壓外環和電流內環的PI參數,順利完成了閉環控制實驗。 文中采用DSP2407高速集成控制芯片是控制的核心,并根據控制流程圖對其控制進行了軟硬件設計,實現了控制板上的信號采集、運算、故障檢測、電路驅動等功能。并進行了小功率試驗,得到了較好的電壓電流波形,并對波形進行了詳細分析,驗證了本文采用方法的正確性。
上傳時間: 2013-07-06
上傳用戶:wangdean1101
工業領域中需要大量的AC/DC整流電源。隨著現代電力電子技術的不斷發展,人們曰益意識到低功率因數整流系統造成了諧波污染和電網公害。因此消除電網諧波污染,提高功率因數,成為整流系統的發展趨勢。由于中大功率的電力電子設備在電網中占很大的比重,因此高功率因數的三相整流器的研究已成為當今國內外研究的一大熱點。 隨著數字控制技術的不斷發展,越來越多的控制策略通過數字信號處理器(DSP)得以實現。數字控制的特有優點:簡化硬件電路,克服了模擬電路中參數溫度漂移的問題,控制靈活且易實現先進控制等,使得所設計的電源產品不僅性能可靠,且易于大批量生產,從而降低了開發周期。因此,數字化控制電源已成為當今于開關電源產品設計的潮流。 本文首先給出了幾種常見的三相功率因數校正方案,并對其進行了比較和分析,在前面的基礎上提出了:三相三開關三電平拓撲結構和雙閉環控制的策略結合的三相PFC系統。緊接著介紹了DSP芯片的特點及其在電力電子裝置中的應用,首先介紹目前DSP芯片的發展,通過比較選定了TI公司的TMSLF2407芯片作為本文的處理芯片,而后基于對TMSLF2407芯片的內部資源和該芯片數字式PWM信號產生的原基于DSP的三相有源功率因數校正研究與設計理的分析,提出了三相PFC的數字化解決方案。在第四章中介紹了基于DSP數字控制的PFC的總體設計方案,電路所采用的是基于平均電流方案的雙閉環控制策略。內環通過瞬時值控制獲得快速的動態性能,保證輸出畸變率較低,外環使用輸出電壓的瞬時值控制,具有較高的輸出精度。本文最后應用仿真軟件MATLAB中的SIMULINK對系統進行仿真,驗證控制策略的可行性,并有助于系統主電路和控制電路的設計。對于三相變換器這種復雜的非線性系統,需要模擬、數字信號混合仿真,仿真比較難以實現。一是因為模型難以建立二是即使建立起一個模型,由于電路復雜,仿真軟件也未必能保證其收斂性。所以經過簡化,利用MATLAB中的SIMULINK構建了變換器的電壓模型,用于驗證設計方法和設計參數的正確性。
上傳時間: 2013-05-31
上傳用戶:wengtianzhu
可重構計算技術兼具通用處理器(General-Purpose Processor,GPP)和專用集成電路(Application Specific Integr—ated Circuits,ASIC)的特點,既可以提供硬件高速的特性,又具有軟件可以重新配置的特性。而動態部分可重構技術是可重構計算技術的最新進展之一。該技術的要點就是在系統正常工作的情況下,修改部分模塊的功能,而系統其它模塊能夠照常運行,這樣既節約硬件資源,又增強了系統靈活性。 可重構SoC既可以在處理器上進行編程又可以改變FPGA內部的硬件結構,這使得SoC系統既具有處理器善于控制和運算的特點,又具FPGA靈活的重構特點;由于處理器和FPGA硬件是在同一塊硅片上,使得它們之間的通信寬帶大大提高,這種平臺很適合于容錯算法的實現。 本文基于863計劃項目;動態重構計算機的可信實現關鍵技術,重點研究應用于惡劣環境中FPGA自我容錯的體系結構,提出了一套完整的SoC系統的容錯設計方案,并研究其實現技術,設計實現了實現該技術的硬件平臺和軟件算法,并驗證成功。 論文取得了如下的創新性研究成果: 1、設計了實現動態重構技術的硬件平臺,包括高性能的FPGA(內含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態重構技術的設計規范和設計流程,實現動態重構技術。 3、提出了一種基于動態重構實現容錯的方法,不需要外部處理器干預,由嵌入式處理器負責管理整個過程。 4、設計并實現了嵌入式處理器運行時需要的軟件,主要有兩個功能,首先是從CF卡中讀入重構所需的配置文件,并將配置文件寫進FPGA內部的配置存儲器中,改變FPGA內部的功能。其次,是實現容錯技術的算法。
上傳時間: 2013-04-24
上傳用戶:edrtbme
無線局域網(WLAN)是未來移動通信系統的重要組成部分。由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低以及網絡傳輸故障少等諸多優點,得到了越來越廣泛的發展與應用。正交頻分復用(OFDM)技術具有抗多徑衰落,頻譜利用率高等優點,特別適合于無線環境下的高速數據傳輸,是高速無線局域網的首選技術之一。從IEEE802.11a,IEEE802.11g到IEEE802.1n都是以OFDM為基礎。隨著OFDM技術的普及以及下一代通信技術對OFDM的青睞,研究與實現應用于無線局域網的OFDM關鍵技術具有一定的意義。 本文首先介紹了WLAN的基本概念及相關協議標準和OFDM系統的工作原理,并描述了基于IEEE802,11a和IEEE802.11n標準的OFDM系統的數據幀結構以及系統參數。文中對OFDM傳輸系統的關鍵算法進行了詳細的研究。然后以Xilinx公司的ISE10.1為軟件平臺,利用VHDL描述的方式,并以FPGA(現場可編程門陣列)芯片SPARTAN-3E為硬件平臺,研究實現了適用于IEEE802.11a和IEEE802.11n的64點16bits復數塊浮點結構的FFT模塊,(2,1,7)卷積編碼和維特比譯碼模塊,以及分組檢測和符號定時模塊,并進行了仿真、綜合、下載驗證等工作。
上傳時間: 2013-06-25
上傳用戶:cee16
測量技巧萬用表實用測量技法與故障檢修電子技能基礎
上傳時間: 2013-05-18
上傳用戶:wsf950131
對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量,使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大,需要采用先進的視頻編解碼協議進行處理,進而實現檢測現場的實時監控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網絡親和性,而被廣泛研究與應用。H.264/AVC采用了先進的算法,主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog,以紅色颶風 II開發板作為硬件平臺,在開發工具QUARTUSII 6.0和MODELSIM_SE 6.1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實現視頻圖像采集、存儲、顯示以及實現H.264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統設計的首選,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等,然后對靜態圖像及視頻圖像的編解碼進行詳細的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺,運用H.264/AVC算法對視頻序列進行大量的實驗,對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺,進行視頻圖像的采集存儲、顯示分析,其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;最后運用verilog語言實現H.264/AVC部分算法,并進行功能仿真,得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程,詳細研究了H.264/AVC算法,并運用硬件語言實現了部分算法,對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題,如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障,會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此,利用FPGA開發技術,實現智能控制器算法的芯片化,使之能夠廣泛的用于各種場合,具有很大的應用意義。 首先分析FPGA的內部結構特點,總結FPGA設計技術及開發流程,指出實現結構優化設計,降低設計難度,是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成,主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上,提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中,采用將補碼的加法器代替減法器設計,增加整數運算結果的位擴展處理,進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體,可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器,用Modelsim仿真驗證了設計結果的正確性,用Synplify Pro進行電路綜合,在Quaitus Ⅱ軟件中實現布局布線,最后生成FPGA的編程文件。根據控制系統的要求,論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象,以EP1C3T144 FPGA為核心,構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0~400℃的條件下,實驗結果表明,達到無超調的穩定控制要求,為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間: 2013-06-13
上傳用戶:15071087253