·鎖相環頻率合成器(Motorola 集成電路應用技術叢書)
標簽： Motorola nbsp 鎖相環 應用技術
上傳時間： 2013-05-28
上傳用戶：yph853211
基于FPGA數字頻率計的實現，文中有所有的源代碼，僅供參考。
標簽： FPGA 數字頻率計
上傳時間： 2013-08-05
上傳用戶：13736136189
基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序
標簽： FPGA VHDL 數字頻率計 硬件描述語言
上傳時間： 2013-08-06
上傳用戶：taozhihua1314
摘 要：介紹了直接數字頻率合成 (DDS) 技術的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發生器的設計方案，同時給出了其軟件程序和仿真結果。仿真結果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優點，且輸出頻率可調。\r\n關鍵詞：直接數字頻率合成；現場可編程門陣列；FPGA；三相正弦信號
標簽： DDS 數字頻率合成
上傳時間： 2013-08-14
上傳用戶：kernor
直接數字頻率合成（Direct Digital Fraquency Synthesis,即DDFS，一般簡稱DDS）是從相位概念出發直接合成所需要波形的一種新的頻率合成技術。
標簽： Fraquency Synthesis Digital Direct
上傳時間： 2013-08-27
上傳用戶：wpt
用vhdl編寫的基于fpga的數字頻率計程序算法
標簽： vhdl fpga 編寫 數字頻率計
上傳時間： 2013-09-07
上傳用戶：chfanjiang
為了滿足寬頻段、細步進頻率綜合器的工程需求，對基于多環鎖相的頻率合成器進行了分析和研究。在對比傳統單環鎖相技術基礎上，介紹了采用DDS+PLL多環技術實現寬帶細步進頻綜，輸出頻段10~13 GHz，頻率步進10 kHz，相位噪聲達到-92 dBc/Hz@1 kHz，雜散抑制達到-68 dBc，滿足實際工程應用需求。
標簽： 鎖相 寬帶 合成器 步進頻率
上傳時間： 2013-10-12
上傳用戶：Late_Li
為得到性能優良、符合實際工程的鎖相環頻率合成器，提出了一種以ADI的仿真工具ADIsimPLL為基礎，運用ADS（Advanced Design System 2009）軟件的快速設計方法。采用此方法設計了頻率輸出為930~960 MHz的頻率合成器。結果表明該頻率合成器的鎖定時間、相位噪聲以及相位裕度等指標均達到了設計目標。
標簽： 4111 ADF 鎖相環 頻率合成器
上傳時間： 2013-12-16
上傳用戶：萍水相逢
在非相參雷達測試系統中，頻率合成技術是其中的關鍵技術.針對雷達測試系統的要求，介紹了一種用DDS激勵PLL的X波段頻率合成器的設計方案。文中給出了主要的硬件選擇及具體電路設計，通過對該頻率合成器的相位噪聲和捕獲時間的分析，及對樣機性能的測試，結果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優于-80 dBc/Hz@10 kHz、頻率分辨率達0.1 MHz， 可滿足雷達測試系統系統的要求。測試表明，該頻率合成器能產生低相噪、高分辨率、高穩定度的X波段信號，具有較好的工程應用價值。
標簽： X波段 頻率合成器 設計方案
上傳時間： 2013-10-21
上傳用戶：pkkkkp
利用鎖相環(PLL)和YTO相結合,設計出一種頻率合成器。實現了3～7 GHz的頻率覆蓋和低于0.2 Hz的頻率分辨率。全頻段相噪均在-108 dBc/Hz@10 kHz以下,具有較高的實用價值。
標簽： 寬帶 高分辨率 頻率合成器
上傳時間： 2013-10-31
上傳用戶：258彼岸
蟲蟲下載站版權所有 京ICP備2021023401號-1
<optgroup id="0q0ko"></optgroup>
