軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對射頻(RF)進(jìn)行采樣的技術(shù)尚未實現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計是深受廣大設(shè)計人員歡迎的設(shè)計手段。本文的重點研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實現(xiàn)方法，即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對前者進(jìn)行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進(jìn)行了EDA仿真，最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應(yīng)用中的一個實例，給出了測試結(jié)果，重點介紹了下變頻器的：FPGA實現(xiàn)，其對應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對從事該領(lǐng)域設(shè)計的技術(shù)人員具有一定參考價值。
標(biāo)簽： 軟件無線電 數(shù)字下變頻 技術(shù)研究
上傳時間： 2013-06-09
上傳用戶：szchen2006
教你如何在orcad設(shè)計原理圖怎樣在powerpcb中生成PCB的步驟及方法
標(biāo)簽： powerpcb orcad PCB 設(shè)計原理
上傳時間： 2013-07-05
上傳用戶：huyanju
根據(jù)嵌入式系統(tǒng)軟件設(shè)計需要的“數(shù)據(jù)結(jié)構(gòu)”知識編寫而成。書中基本內(nèi)容有：常用線性數(shù)據(jù)結(jié)構(gòu)在嵌入式系統(tǒng)中的實現(xiàn)和相關(guān)算法；樹和圖在嵌入式系統(tǒng)中的實現(xiàn)和相關(guān)算法；排序和查找算法等。本書
標(biāo)簽： 嵌入式系統(tǒng) 軟件設(shè)計 數(shù)據(jù)結(jié)構(gòu)
上傳時間： 2013-06-24
上傳用戶：hainan_256
反激式轉(zhuǎn)換器在筆記本適配器市場很普及，這種轉(zhuǎn)換器工作在電流模式控制，使其非常適合于低成本且堅固的結(jié)構(gòu)。這類轉(zhuǎn)換器的典型應(yīng)用如圖1所示。其中的控制器采用了NCP1271，這一器件工作在固定頻率電流模式控制，包含眾多的實用特性，如基于定時器的短路保護(hù)、提供利于抑制電磁干擾(EMI)信號的頻率調(diào)制技術(shù)，以及工作在軟工作模式的跳周期功能，以滿足沒有可聽噪聲時的待機(jī)能耗要求。這些轉(zhuǎn)換器通常用于低電源輸入時工作在連續(xù)導(dǎo)電模式(CCM)以降低導(dǎo)電損耗，而在高電源輸入時自然轉(zhuǎn)換到非連續(xù)導(dǎo)電模式(DCM)工作。在本文的案例中，假定硬件設(shè)計已經(jīng)完成，這表示已經(jīng)選擇好變壓器初級電感Lp、變壓器匝數(shù)比N及剩余元件。TL431單獨考慮，等待選擇補(bǔ)償元件。
標(biāo)簽： 431 TL 開關(guān)電源 環(huán)路
上傳時間： 2013-06-03
上傳用戶：cjl42111
論文討論了中壓電力線載波通信(MV-PLC)的現(xiàn)狀和應(yīng)用前景，介紹了其技術(shù)特點和所面臨的問題。針對當(dāng)前中壓電力線載波芯片的開發(fā)狀況，提出了基于OFDM(正交頻分復(fù)用)技術(shù)的中壓電力線載波通信的技術(shù)優(yōu)勢和其Modem芯片開發(fā)的重要性。 針對國內(nèi)中壓電網(wǎng)的結(jié)構(gòu)，根據(jù)現(xiàn)有的研究成果，分析了中壓電力線信道的傳輸特性，包括阻抗特性，噪聲特性和衰減特性。闡述了OFDM的基本原理、優(yōu)缺點和其中的關(guān)鍵技術(shù)，分析了OFDM系統(tǒng)組成模型及參數(shù)選取原則。針對中壓電力線信道噪聲特點，提出了基于OFDM的中壓電力線載波Modem芯片的FPGA(現(xiàn)場可編程門陣列)實現(xiàn)方案，并建立了系統(tǒng)MATLAB定點仿真模型。通過分析定點仿真結(jié)果，給出了該OFDM系統(tǒng)的設(shè)計參數(shù)，并詳細(xì)介紹了系統(tǒng)中部分模塊(主要包括IFFT/FFT模塊、數(shù)字上變頻模塊和同步模塊)的FPGA實現(xiàn)結(jié)構(gòu)(用Verilog硬件描述語言設(shè)計)，并對這些模塊進(jìn)行了功能驗證。 最后，搭建仿真平臺，對整個系統(tǒng)進(jìn)行了前端EDA仿真驗證。利用低壓電力線環(huán)境，對所設(shè)計的系統(tǒng)進(jìn)行了FPGA板級的調(diào)試，并對測試的結(jié)果進(jìn)行了分析。驗證了系統(tǒng)的FPGA設(shè)計，并提出了MV-PLC OFDM系統(tǒng)中存在一些問題及系統(tǒng)需要改進(jìn)之處。
標(biāo)簽： OFDM 中壓 電力線通信 中的應(yīng)用
上傳時間： 2013-04-24
上傳用戶：yezhihao
本應(yīng)用文檔首先簡單概述電子血壓計的工作原理。然后講解了使用中穎單片機(jī)的硬件方案與軟件編寫流程
上傳時間： 2013-07-26
上傳用戶：yt1993410
運(yùn)用Verilog語言來實現(xiàn)在FPGA的中值濾波
標(biāo)簽： Verilog FPGA 中值濾波 程序
上傳時間： 2013-08-04
上傳用戶：yd19890720
AVS音頻編碼中長短窗的Matlab仿真及FPGA實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：tyg88888
基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號轉(zhuǎn)換為高精度的模擬信號(大于等于16位)。采用這一架構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點，例如極低的失配噪聲和更高的可靠性，便于實現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無法達(dá)到的精度和動態(tài)范圍。在高精度測量，音頻轉(zhuǎn)換，汽車電子等領(lǐng)域有著廣泛的應(yīng)用價值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實現(xiàn)了一個具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號下，達(dá)到了約150dB的信噪比。作為一個靈活的音頻DAC實現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進(jìn)行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設(shè)計與實現(xiàn)存在較大的難度。本文綜合大量文獻(xiàn)中的經(jīng)驗原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計流程；并據(jù)此設(shè)計了達(dá)到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡單、運(yùn)算單元少等優(yōu)點；此外在同樣信號采樣率下，調(diào)制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成，可以達(dá)到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現(xiàn)對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實現(xiàn)和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特數(shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
數(shù)字電視按傳輸方式分為地面、衛(wèi)星和有線三種。其中，DVB-S和DVB-C這兩個全球化的衛(wèi)星和有線傳輸方式標(biāo)準(zhǔn)，目前已作為世界統(tǒng)一標(biāo)準(zhǔn)被大多數(shù)國家所接受。而對于地面數(shù)字電視廣播標(biāo)準(zhǔn)，經(jīng)國際電訊聯(lián)盟(ITU)批準(zhǔn)的共有三個，包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial，數(shù)字視頻地面廣播)標(biāo)準(zhǔn)、美國的ATSC(Advanced Television System Committee，先進(jìn)電視制式委員會)標(biāo)準(zhǔn)和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，綜合業(yè)務(wù)數(shù)字廣播)標(biāo)準(zhǔn)。綜合比較起來，歐洲的DVB-T標(biāo)準(zhǔn)在技術(shù)及應(yīng)用實踐上都更加成熟。 本論文首先介紹了DVB-T系統(tǒng)的主要結(jié)構(gòu)，針對DVB-T標(biāo)準(zhǔn)中各模塊的實現(xiàn)進(jìn)行了闡述，并根據(jù)發(fā)射機(jī)端各個模塊討論了接收機(jī)端相關(guān)模塊的算法設(shè)計。 隨后，論文給出了基于Microsoft Visual Studio 2005平臺實現(xiàn)的數(shù)字電視基帶信號產(chǎn)生與接收的軟件仿真系統(tǒng)的總體設(shè)計流程，重點討論了內(nèi)編解碼器和內(nèi)交織/解交織器的算法與實現(xiàn)，并在實現(xiàn)的多參數(shù)可選的數(shù)字電視基帶信號產(chǎn)生與接收軟件仿真平臺上，重點分析了內(nèi)編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調(diào)制方式時對DVB-T系統(tǒng)整體性能的影響。 最后，論文討論了內(nèi)碼譯碼算法的實現(xiàn)改進(jìn)，使得Viterbi譯碼更適合在FPGA上實現(xiàn)，同時針對邏輯設(shè)計進(jìn)行優(yōu)化以便節(jié)省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進(jìn)，比較了此模塊三種不同的實現(xiàn)方式帶來的硬件速率和資源的優(yōu)劣，通過利用4塊RAM對幸存路徑信息的交互讀寫，完成了對傳統(tǒng)回溯算法的改進(jìn)，實現(xiàn)了加窗回溯的譯碼輸出，同時實現(xiàn)了回溯長度可配置以實現(xiàn)系統(tǒng)不同的性能要求。
上傳時間： 2013-08-02
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
