低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過對母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡化了流水線結(jié)構(gòu)，由原先RU算法的6級降低為4級；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過在實(shí)驗(yàn)板上實(shí)測表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對應(yīng)的編碼算法，也必將成為信道編碼理論未來的研究重點(diǎn)。
上傳時(shí)間： 2013-07-26
上傳用戶：qoovoop
海信HDP2968CH彩電電路圖海信HDP2968CH彩色電視機(jī)電路圖，海信HDP2968CH彩電圖紙，海信HDP2968CH原理圖
上傳時(shí)間： 2013-05-21
上傳用戶：zhangsan123
生物醫(yī)學(xué)信號是源于一個(gè)生物系統(tǒng)的一類信號，像心音、腦電、生物序列和基因以及神經(jīng)活動(dòng)等，這些信號通常含有與生物系統(tǒng)生理和結(jié)構(gòu)狀態(tài)相關(guān)的信息，它們對這些系統(tǒng)狀態(tài)的研究和診斷具有很大的價(jià)值。信號拾取、采集和處理的正確與否直接影響到生物醫(yī)學(xué)研究的準(zhǔn)確性，如何有效地從強(qiáng)噪聲背景中提取有用的生物醫(yī)學(xué)信號是信號處理技術(shù)的重要問題。 設(shè)計(jì)自適應(yīng)濾波器對帶有工頻干擾的生物醫(yī)學(xué)信號進(jìn)行濾波，從而消除工頻干擾，獲得最佳的濾波效果是本研究要解決的問題。生物醫(yī)學(xué)信號具有信號弱、噪聲強(qiáng)、頻率范圍較低、隨機(jī)性強(qiáng)等特點(diǎn)。由于心電(electrocardiogram，ECG)信號的確定性、穩(wěn)定性、規(guī)則性都比其他生物信號高，便于準(zhǔn)確評估和檢測濾波效果，本研究采用ECG信號作為原始的模板信號。 本研究將新的電子芯片技術(shù)與現(xiàn)代信號處理技術(shù)相結(jié)合，從過去單一的軟件算法研究，轉(zhuǎn)向軟件與硬件結(jié)合，從而提高自適應(yīng)速度和精度，而且可以使系統(tǒng)的開發(fā)周期縮短、成本降低、容易升級和變更。 采用現(xiàn)場可編程邏輯器件(Field Programmable Gate Array，F(xiàn)PGA)作為新的ECG快速提取算法的硬件載體，加快信號處理的速度。為了將ECG快速提取算法轉(zhuǎn)換為常用的適合于FPGA芯片的定點(diǎn)數(shù)算法，研究中詳細(xì)分析了定點(diǎn)數(shù)的量化效應(yīng)對自適應(yīng)噪聲消除器的影響，以及對浮點(diǎn)數(shù)算法和定點(diǎn)數(shù)算法的復(fù)合自適應(yīng)濾波器的各種參數(shù)的選擇，如步長因子和字長選擇。研究中以定點(diǎn)數(shù)算法中的步長因子和字長選擇，作為FPGA設(shè)計(jì)的基礎(chǔ)，利用串并結(jié)合的硬件結(jié)構(gòu)實(shí)現(xiàn)自適應(yīng)濾波器，并得到了預(yù)期的效果，準(zhǔn)確提取改善后的ECG信號。 研究中，在MATLAB(Matrix Laboratry)軟件的環(huán)境下模擬，選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號，在浮點(diǎn)數(shù)情況下，原始信號通過采用最小均方LMS(LeastMean Squares)算法的浮點(diǎn)數(shù)自適應(yīng)濾波器后，根據(jù)信噪比的改善和收斂速度，確定不同的最佳μ值，并在定點(diǎn)數(shù)情況下，在最佳μ值的情況下，原始信號通過采用LMs算法的定點(diǎn)數(shù)自適應(yīng)濾波器后，根據(jù)信噪比的改善效果和采用硬件的經(jīng)濟(jì)性，確定最佳的定點(diǎn)數(shù)。并了解LMS算法中步長因子、定點(diǎn)數(shù)字長值對信號信噪比、收斂速度和硬件經(jīng)濟(jì)性的影響。從而得出針對含有工頻干擾的不同信噪比的原始ECG，應(yīng)該采用什么樣的μ值和什么樣的定點(diǎn)數(shù)才能對原始ECG的改善和以后的硬件實(shí)現(xiàn)取得最佳的效果，并根據(jù)所得到的數(shù)據(jù)和結(jié)果，在FPGA上實(shí)現(xiàn)自適應(yīng)濾波器，使自適應(yīng)濾波器能對帶有工頻干擾的ECG原始信號有最佳的濾波效果。
上傳時(shí)間： 2013-04-24
上傳用戶：gzming
：51單片機(jī)的GSM收發(fā)短信C程序，包括了字庫轉(zhuǎn)換及IIC通信程序
標(biāo)簽： GSM 51單片機(jī) C程序 收發(fā)
上傳時(shí)間： 2013-04-24
上傳用戶：change0329
美信半導(dǎo)體是全球領(lǐng)先的半導(dǎo)體制造供應(yīng)商，Maxim的電能計(jì)量方案提供全面的SoC器件選擇， 是多芯片方案的高精度、高性價(jià)比替代產(chǎn)品。無與倫比的動(dòng)態(tài)范圍和獨(dú)特的32位可編程測量引擎，使 得我們的單芯片方案能夠滿足不同用戶的需求。為各種類型的表計(jì)開發(fā)提供了一條高效、便捷的途 徑，以滿足ANSI和IEC的市場要求。 ● 產(chǎn)品滿足不同國家對智能表系統(tǒng)以及低端瓦時(shí)(Wh)表、防篡改設(shè)計(jì)以及預(yù)付費(fèi)設(shè)備的要求； ● 完備的開發(fā)工具加快軟件開發(fā)、測試和原型設(shè)計(jì)，縮短研發(fā)周期和產(chǎn)品上市時(shí)間。
標(biāo)簽： 美信 半導(dǎo)體產(chǎn)品 選型指南
上傳時(shí)間： 2013-04-24
上傳用戶：lgnf
·《通信原理》樊昌信(第五版)
標(biāo)簽： 通信原理
上傳時(shí)間： 2013-06-29
上傳用戶：lgnf
一種pdu短信編碼工具，可以將數(shù)據(jù)轉(zhuǎn)換成unlcode碼，方便gsm方面的開發(fā)
上傳時(shí)間： 2013-05-21
上傳用戶：wangdean1101
LED數(shù)碼管字型發(fā)生器，用了就知道，很好的。
上傳時(shí)間： 2013-04-24
上傳用戶：leesuper
fpga功能實(shí)現(xiàn)有限字長響應(yīng)FIR，用verilog編寫
上傳時(shí)間： 2013-08-24
上傳用戶：hz07104032
真序擴(kuò)頻通信系統(tǒng)的SYSTEMVIEW信真及其FPGA實(shí)現(xiàn)發(fā)送端設(shè)計(jì)
標(biāo)簽： SYSTEMVIEW FPGA 發(fā)送
上傳時(shí)間： 2013-08-28
上傳用戶：debuchangshi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
