本論文將在對MPEG-4解碼中的幾種關鍵技術的充分理解和算法分析的基礎之上，結(jié)合FPGA的靈活性，采用VHDL語言對幾種關鍵技術在應用層面上進行結(jié)構(gòu)設計并仿真驗證。 本文討論了一種高吞吐量流水方式構(gòu)建的MPEG-4可變長解碼器的設計。在這種解碼器中，我們采用了基于PLA的并行 解碼算法，這種算法能夠?qū)崿F(xiàn)每個時鐘解碼一個碼字。同時，為了提高解碼的效率，降低操作的延遲，我們在設計中還引入了流水線操作方式、碼表分割等技術，這些技術有利于并行操作的實現(xiàn)。 本論文的設計充分利用IDCT算法對稱性，用高度的并行結(jié)構(gòu)來加速處理，采用一維IDCT單元復用的方式來實現(xiàn)二維IDCT運算，并提出一種基于加法操作的結(jié)構(gòu)來取代乘法操作，實現(xiàn)了一種高效二維逆DCT變換處理器。
標簽：
MPEG
FPGA
解碼
關鍵技術
上傳時間：
2013-06-02
上傳用戶：MATAIYES
