本論文討論的是如何對符合DVB-T標準的數字圖像無線監控系統中的MPEG2圖像實現底層硬件的實時加/解密.數字圖像無線監控系統是某公司研發的符合DVB-T標準的實時圖像語音無線傳輸系統,通過對實時采集的圖像等信息的發射與接收實現對遠程現場的無線監控.為了保證圖像數據在傳輸中的保密性,設計了基于FPGA的實時MPEG2圖像加/解密系統.該系統由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發射機及接收機中的實時數據流的加/解密,該模塊是基于FPGA的,采用美國國家標準DES(Dara Encryption Standard)算法,實現了對MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產生、管理、控制、輸入等功能.本論文首先介紹了密碼學的基本知識及幾種典型的加密體制和算法.接著介紹了DVB-T數字廣播標準和數字圖像無線監控系統的原理和系統結構.然后對圖像加解密器的系統設計原理及實現做了詳細介紹.在此基礎上,介紹了FPGA中的加密算法的仿真及實現和密鑰管理模塊的實現.最后介紹了系統的硬件電路和整個系統的軟硬件調試.本人的工作主要包括:1.查閱資料,了解密碼學及DVB系統相關領域知識.2.根據項目要求設計基于FPGA的實時MPEG2圖像加/解密系統方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設計,并設計各個控制程序和驅動.4.設計系統原理圖及電路板,完成系統的軟硬件調試和與全系統的聯調.
標簽：
MPEG2
FPGA
圖像加密
上傳時間：
2013-06-30
上傳用戶：jiiszha
利用混沌的對初值和參數敏感、偽隨機以及遍歷等特性設計的加密方案,相對傳統加密方案而言,表現出許多優越性能,尤其在快速置亂和擴散數據方面.目前,大多數混沌密碼傾向于軟件實現,這些實現方案中數據串行處理且吞吐量有限,因而不適合硬件實現.該論文分別介紹了適合FPGA(現場可編程門陣列)并行實現的序列密碼和分組密碼方案.序列密碼方案,對傳統LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構造出基于混沌偽隨機數發生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數據進行擴散操作,以有效地抵抗統計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內功能模塊設計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節的加密速度.實驗結果表明,這兩種加密算法的FPGA實現方案是可行的,并且能夠得到較高的安全性和較快的加密速度.
標簽：
FPGA
混沌
加密芯片
技術研究
上傳時間：
2013-04-24
上傳用戶：yx007699
加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數據加密標準(DES)算法及其變形的安全強度已經難以適應新的安全需要,其實現速度、代碼大小和跨平臺性均難以繼續滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數據加密標準.高級加密標準算法是采用對稱密鑰密碼實現的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環境的適應性強,性能穩定,密鑰建立時間優良,密鑰靈活性強.存儲需求量低,即使在空間有限的環境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現原理,重點論述了基本體系結構、循環展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.
標簽：
S300
300E
FPGA
300
上傳時間：
2013-06-20
上傳用戶：fairy0212
隨著安全通信數據速率的提高,關鍵數據加密算法的軟件實施成為重要的系統瓶頸.基于FPGA的高度優化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數)基準.網絡的迅速發展,對安全性的需要變得越來越重要.然而,盡管網絡技術進步很快,安全性問題仍然相對落后.由于FPGA所提供的設計優勢,特別是新的高速版本,網絡系統設計人員可以在這些網絡設備中經濟地實現安全性支持.FPGA是實現設計靈活性和功能升級的關鍵,對于容錯、IPSec協議和系統接口問題而言這兩點非常重要.而且,FPGA還為網絡系統設計人員提供了適應不同安全處理功能以及隨著安全技術的發展方便地增加對新技術支持的能力.標準加密/解決以及認證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網絡安全系統中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結構,著重論述了加密卡上加密模塊的實現,即用FPGA實現3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數據加密原理.介紹了數據加密的算法和數據加密的技術發展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結構,遵從的是PCI2.2規范,理解并掌握PCI總線的規范是了解整個系統的重要一環,本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現,以Xilinx公司VIRTEXII結構的VXC2V3000為例,闡述用FPGA高速實現3DES算法及IDEA、MD5算法的設計要點及關鍵部分的設計.
標簽：
FPGA
加密卡
加密算法
上傳時間：
2013-04-24
上傳用戶：qazwsc
