PROFIBUS現(xiàn)場總線技術(shù)是當(dāng)今控制領(lǐng)域的一個(gè)熱點(diǎn)。目前國內(nèi)對于PROFIBUS-DP的應(yīng)用和研究主要以西門子等國外大公司的成套設(shè)備為主，用單片機(jī)+固態(tài)程序的方法做PROFIBUS-DP接口控制器的技術(shù)比較成熟，而自主開發(fā)PROFIBUS-DP通用接口的研究卻比較少。針對這一現(xiàn)狀，本論文采用FPGA做控制器，提出了基于FPGA技術(shù)的從站接口通信模塊的設(shè)計(jì)方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進(jìn)行通訊連接。 論文首先對PROFIBUS現(xiàn)場總線技術(shù)進(jìn)行概述，主要從現(xiàn)場總線的技術(shù)特點(diǎn)、協(xié)議結(jié)構(gòu)、傳輸技術(shù)、存取協(xié)議等方面進(jìn)行介紹。對PROFIBUS-DP系統(tǒng)組成和配置、工作方式及數(shù)據(jù)傳遞、DP的功能和從站狀態(tài)機(jī)制等進(jìn)行研究和分析。然后詳細(xì)論述了基于PROFIBUS-DP的通信接口的硬件及軟件實(shí)現(xiàn)。 在硬件設(shè)計(jì)中，本文從PROFIBUS協(xié)議芯片SPC3實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合EDA(Electronic Design Amomation)設(shè)計(jì)自項(xiàng)向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。并充分考慮了硬件的通用性及將來的擴(kuò)展。 本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計(jì)進(jìn)行了綜合優(yōu)化，最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實(shí)現(xiàn)。在軟件設(shè)計(jì)中，詳細(xì)介紹了通信接口的軟件設(shè)計(jì)實(shí)現(xiàn)，包括狀態(tài)機(jī)的實(shí)現(xiàn)、各種通信報(bào)文的實(shí)現(xiàn)、GSD文件的編寫等。 再通過Siemens公司的CP5611網(wǎng)絡(luò)接口卡和PC機(jī)做主站，使用COMPROFIBUS組態(tài)軟件，組建系統(tǒng)進(jìn)行通訊測試，得到良好結(jié)果。
標(biāo)簽： PROFIBUSDP FPGA 接口
上傳時(shí)間： 2013-05-25
上傳用戶：xwd2010
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-06-10
上傳用戶：01010101
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實(shí)的反映被測對象的性質(zhì)，對測試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實(shí)際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴(kuò)展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點(diǎn)，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計(jì)了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細(xì)介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測等幾個(gè)方面，詳細(xì)闡述了系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號通道，可以同時(shí)采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細(xì)介紹了其在SlaveFIFO接口模式下的電路設(shè)計(jì)和程序設(shè)計(jì)。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號和時(shí)序信號。同時(shí)應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計(jì)，主要包括FPGA芯片中的邏輯、時(shí)序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動程序?？蛻舳诉x擇了微軟的Visual Studio6.0 C++作開發(fā)平臺，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測試標(biāo)準(zhǔn)信號及電木的導(dǎo)熱系數(shù)，以驗(yàn)證測試系統(tǒng)的可靠信與準(zhǔn)確性。
標(biāo)簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時(shí)間： 2013-04-24
上傳用戶：鳳臨西北
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)?？删幊碳夹g(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì)，最終通過工作方式選擇信號以及其他控制信號將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測試系統(tǒng)，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。
標(biāo)簽： 1553B FPGA 總線接口 技術(shù)研究
上傳時(shí)間： 2013-04-24
上傳用戶：sz_hjbf
銀江接口的源代碼,利用VC編寫,可以用于股票數(shù)據(jù)的實(shí)時(shí)獲取
上傳時(shí)間： 2013-07-12
上傳用戶：jlyaccounts
當(dāng)前正處于第三代移動通信技術(shù)發(fā)展的關(guān)鍵時(shí)期，各種與3G相關(guān)的無線網(wǎng)絡(luò)終端的需求量與日俱增。為3G無線網(wǎng)絡(luò)終端選擇一個(gè)高性能的處理器，并且提供一套完整的系統(tǒng)解決方案，滿足3G時(shí)代人們對數(shù)據(jù)通信業(yè)務(wù)的需求，無疑是一個(gè)有意義且亟待解決的重要問題。 OMAP(Open Multimedia Applications Platform)是美國德州公司(TI)推出的專門為支持第三代(3G)無線終端應(yīng)用而設(shè)計(jì)的應(yīng)用處理器體系結(jié)構(gòu)。OMAP處理器平臺堪稱無線技術(shù)發(fā)展的里程碑，它提供了語音、數(shù)據(jù)和多媒體所需的帶寬和功能，可以極低的功耗為高端3G無線設(shè)備提供極佳的性能。 本文的研究內(nèi)容是開發(fā)基于OMAP5910處理器的具有多個(gè)擴(kuò)展接口的嵌入式開發(fā)平臺，以及攝像頭顯示驅(qū)動程序，以便能為3G相關(guān)的無線網(wǎng)絡(luò)終端提供一個(gè)系統(tǒng)級的解決方案，本文首先介紹了OMAP技術(shù)的特點(diǎn)和優(yōu)點(diǎn)，并對OMAP5910處理器的硬件結(jié)構(gòu)進(jìn)行了簡單說明，在此基礎(chǔ)上提出了基于OMAP5910嵌入式平臺的FPGA設(shè)計(jì)，包括用FPGA擴(kuò)展的接口：觸摸屏接口，硬盤接口，以太網(wǎng)接口；控制的接口：USB口，串口；以及實(shí)現(xiàn)的功能：與OMAP5910處理器的通信功能，中斷控制功能，選擇啟動順序功能，復(fù)位延時(shí)功能。然后介紹了基于OMAP5910的攝像顯示系統(tǒng)的硬件設(shè)計(jì)，主要包括攝像頭接口和攝像頭模塊，EMIFS和EMIFF接口以及LCD接口。最后描述了嵌入式Linux操作系統(tǒng)下攝像頭驅(qū)動程序的完整實(shí)現(xiàn)過程。
標(biāo)簽： FPGA 擴(kuò)展 接口設(shè)計(jì) 攝像頭
上傳時(shí)間： 2013-05-24
上傳用戶：mfhe2005
內(nèi)部存儲器負(fù)責(zé)計(jì)算機(jī)系統(tǒng)內(nèi)部數(shù)據(jù)的中轉(zhuǎn)、存儲與讀取，作為計(jì)算機(jī)系統(tǒng)中必不可少的三大件之一，它對計(jì)算機(jī)系統(tǒng)性能至關(guān)重要。內(nèi)存可以說是CPU處理數(shù)據(jù)的“大倉庫”，所有經(jīng)過CPU處理的指令和數(shù)據(jù)都要經(jīng)過內(nèi)存?zhèn)鬟f到電腦其他配件上，因此內(nèi)存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運(yùn)行性能。在當(dāng)今的電子系統(tǒng)設(shè)計(jì)中，內(nèi)存被使用得越來越多，并且對內(nèi)存的要求越來越高。既要求內(nèi)存讀寫速度盡可能的快、容量盡可能的大，同時(shí)由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時(shí)也能降低內(nèi)存產(chǎn)品的成本。面對這種趨勢，設(shè)計(jì)和實(shí)現(xiàn)大容量高速讀寫的內(nèi)存顯得尤為重要。因此，近年來內(nèi)存產(chǎn)品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術(shù)上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進(jìn)。和普通SDRAM的接口設(shè)計(jì)相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時(shí)，對存儲器的接口設(shè)計(jì)也提出了更高的要求，其接口設(shè)計(jì)復(fù)雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時(shí)鐘轉(zhuǎn)換邏輯必須在FPGA核心邏輯中實(shí)現(xiàn)，設(shè)計(jì)者可能不得不對接口邏輯進(jìn)行手工布線以確保臨界時(shí)序。而另一方面，不得不處理好與DDR2接口有關(guān)的時(shí)序問題（包括溫度和電壓補(bǔ)償）。要正確的實(shí)現(xiàn)DDR2接口需要非常細(xì)致的工作，并在提供設(shè)計(jì)靈活性的同時(shí)確保系統(tǒng)性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實(shí)現(xiàn)DDR2內(nèi)存接口的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡單、更可靠。本設(shè)計(jì)中對I/O模塊及其他邏輯在RTL代碼中進(jìn)行了配置、嚴(yán)整、執(zhí)行，并正確連接到FPGA上，經(jīng)過仔細(xì)仿真，然后在硬件中驗(yàn)證，以確保存儲器接口系統(tǒng)的可靠性。
標(biāo)簽： DDR2SDRAM 存儲器 接口設(shè)計(jì)
上傳時(shí)間： 2013-06-08
上傳用戶：fairy0212
基于FPGA的USB接口協(xié)議及驅(qū)動技術(shù)研究基于FPGA的USB接口協(xié)議及驅(qū)動技術(shù)研究
標(biāo)簽： FPGA USB 接口協(xié)議 技術(shù)研究
上傳時(shí)間： 2013-06-04
上傳用戶：564708051@qq.com
《單片機(jī)及接口技術(shù)》實(shí)驗(yàn)指導(dǎo)書，實(shí)驗(yàn)平臺針對偉福仿真器，分為軟件模擬部分和系統(tǒng)仿真部分，包括簡單程序設(shè)計(jì)、循環(huán)程序設(shè)計(jì)、分支程序設(shè)計(jì)、數(shù)碼轉(zhuǎn)換、查表程序、算術(shù)及邏輯運(yùn)算指令實(shí)現(xiàn)、流水燈、鍵盤實(shí)驗(yàn)、數(shù)碼管實(shí)驗(yàn)、AD轉(zhuǎn)換、DA轉(zhuǎn)換、定時(shí)器等實(shí)驗(yàn)。
標(biāo)簽： 單片機(jī) 接口技術(shù) 實(shí)驗(yàn)指導(dǎo)書
上傳時(shí)間： 2013-04-24
上傳用戶：hakim
《單片機(jī)與嵌入式系統(tǒng)應(yīng)用》論文--嵌入式GSM短信息接口的軟硬件設(shè)計(jì)，文章給出一個(gè)小型的嵌入式SMS中/英文短信信息接口的設(shè)計(jì)，并詳細(xì)討論P(yáng)DU模式的短信息格式和中文短信息軟件解碼的設(shè)計(jì)。
上傳時(shí)間： 2013-07-12
上傳用戶：lanwei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
