亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

嵌入式C語言精華

C/C+語言struct 深層探索 C++中 extern "C"含義深層探索 C 語言高效編程的幾招 想成為嵌入式程序員應(yīng)知道的 0x10 個基本問題 C 語言嵌入式系統(tǒng)編程修煉 C 語言嵌入式系統(tǒng)編程修煉之一:背景篇 C 語言嵌入式系統(tǒng)編程修煉之二:軟件架構(gòu)篇 C 語言嵌入式系統(tǒng)編程修煉之三:內(nèi)存操作 C 語言嵌入式系統(tǒng)編程修煉之四:屏幕操作 C 語言嵌入式系統(tǒng)編程修煉之五:鍵盤操作 C 語言嵌入式系統(tǒng)編程修煉之六:性能優(yōu)化 C/C++語言 void及 void 指針深層探索 C/C++語言可變參數(shù)表深層探索 C/C++數(shù)組名與指針區(qū)別深層探索 C/C++程序員應(yīng)聘常見面試題深入剖析(1) C/C++程序員應(yīng)聘常見面試題深入剖析(2) 一道著名外企面試題的抽絲剝繭 C/C++結(jié)構(gòu)體的一個高級特性――指定成員的位數(shù) C/C++中的近指令、遠(yuǎn)指針和巨指針 從兩道經(jīng)典試題談 C/C++中聯(lián)合體（union）的使用 基于 ARM 的嵌入式 Linux 移植真實體驗 基于 ARM 的嵌入式 Linux 移植真實體驗（1）――基本概 基于 ARM 的嵌入式 Linux 移植真實體驗（2）――BootLoa 基于 ARM 的嵌入式 Linux 移植真實體驗（3）――操作系 基于 ARM 的嵌入式 Linux 移植真實體驗（4）――設(shè)備驅(qū) 基于 ARM 的嵌入式 Linux 移植真實體驗（5）――應(yīng)用實 深入淺出 Linux 設(shè)備驅(qū)動編程 1.Linux 內(nèi)核模塊 2.字符設(shè)備驅(qū)動程序 3.設(shè)備驅(qū)動中的并發(fā)控制 4.設(shè)備的阻塞與非阻塞操作

標(biāo)簽： 嵌入式 C語言

上傳時間： 2013-04-24

上傳用戶：thh29

OFDM系統(tǒng)中信道均衡的技術(shù)研究及基于FPGA的實現(xiàn)

最新的研究進(jìn)展是OFDM的出現(xiàn)，并且在2000年出現(xiàn)了第一個采用此技術(shù)的無線標(biāo)準(zhǔn)(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數(shù)據(jù)速率，因此可以預(yù)想在第四代系統(tǒng)中也將使用此技術(shù)。 寬帶應(yīng)用和高速率數(shù)據(jù)傳輸是OFDM調(diào)制/多址技術(shù)通信系統(tǒng)的重要特征之一。作者通過參與國家863計劃項目“OFDM通信系統(tǒng)”一年以來的研發(fā)工作，對OFDM通信系統(tǒng)及相關(guān)技術(shù)有了深入的理解，積累了大量實際經(jīng)驗，并在相關(guān)工作中取得了部分研究成果。 另一方面，關(guān)于寬帶自適應(yīng)均衡技術(shù)的研究在近年來也引起了廣泛的關(guān)注。它是補(bǔ)償信道畸變的重要的技術(shù)之一。作者通過參與該項目FPGA部分的開發(fā)與調(diào)試工作，基于單片F(xiàn)PGA實現(xiàn)了均衡部分；此外，作者在頻域自適應(yīng)均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據(jù)上述工作的內(nèi)容展開的。 首先介紹了本課題相關(guān)技術(shù)的發(fā)展情況，主要包括：OFDM系統(tǒng)的技術(shù)原理、技術(shù)優(yōu)勢、歷史和現(xiàn)狀，均衡技術(shù)的特點和發(fā)展等。末尾敘述了本課題的來源和研究意義，并簡介了作者的主要工作和貢獻(xiàn)。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時域均衡器，均是單載波非擴(kuò)頻數(shù)字調(diào)制中常用到的均衡器和均衡算法，為接下來的進(jìn)一步研究作理論參考。 接著，論述了均衡必須用到的信道估計技術(shù)。重點就該方案的核心算法(頻域均衡算法)進(jìn)行了數(shù)學(xué)上進(jìn)行了較深入的研究，建立系統(tǒng)模型，并據(jù)此推導(dǎo)了三種頻域均衡的算法：頻域消除HICI，Gauss-Seidel迭代算法，頻域線性內(nèi)插。采用WSSUS信道模型進(jìn)行了計算機(jī)仿真，得出了采用這些均衡算法在不同條件下的性能曲線。并且系統(tǒng)地、有重點地對該方案的原理和實質(zhì)進(jìn)行了較深入的討論。歸納比較了各種算法的算法復(fù)雜度和能達(dá)到的性能，并且結(jié)合信道糾錯編解碼進(jìn)行了細(xì)致的分析。進(jìn)一步嘗試設(shè)計了無線局域網(wǎng)OFDM系統(tǒng)的設(shè)計，采用典型的歐洲Hyperlan2系統(tǒng)為例，把研究成果引入到實際的整個系統(tǒng)中來看。結(jié)合具體的系統(tǒng)指出了該均衡算法在抗衰落和相位偏移方面的應(yīng)用。 最后，描述了利用Xilinx的xc2v3000-4FG676型號芯片針對OFDM系統(tǒng)實現(xiàn)頻域自適應(yīng)均衡的方法，主要給出了設(shè)計方法、時序仿真結(jié)果和處理速度估值等；并結(jié)合最新的FPGA發(fā)展動態(tài)和特點，對基于FPGA實現(xiàn)其他均衡算法的升級空間進(jìn)行了討論。 本文的結(jié)束語中，對作者在本文中所作貢獻(xiàn)進(jìn)行了總結(jié)，并指出了仍有待深入研究的幾個問題。

標(biāo)簽： OFDM FPGA 信道

上傳時間： 2013-04-24

上傳用戶：

FPGA用于160Gbs高速光纖通信系統(tǒng)中PMD補(bǔ)償?shù)难芯?/a>

標(biāo)簽： FPGA 160 Gbs PMD

上傳時間： 2013-04-24

上傳用戶：suxuan110425

基于FPGA的JPEG編解碼芯片設(shè)計

近年來,隨著微電子技術(shù)的高速發(fā)展,數(shù)字圖像壓縮編碼技術(shù)的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用,圖像壓縮/解壓的IC芯片也已成為多媒體技術(shù)的核心,實現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點.該文基于FPGA設(shè)計了JPEG圖像壓縮編解碼芯片,通過改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性.在JPEG編碼器設(shè)計中,改進(jìn)了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設(shè)計了基于查找表結(jié)構(gòu)的定點乘法器,便于在設(shè)計中共享乘法單元,以適應(yīng)流水線設(shè)計的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結(jié)構(gòu),用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設(shè)計中,根據(jù)Huffman碼字本身的特點和JPEG標(biāo)準(zhǔn),設(shè)計了一種Huffman碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表及地址編碼的設(shè)計方法,進(jìn)而完成了新的快速Huffman解碼算法及其模塊設(shè)計.整個設(shè)計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進(jìn)行了邏輯綜合及功能和時序仿真.綜合和仿真結(jié)果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達(dá)到了較高的工作頻率,在速度和資源利用率方面均達(dá)到了較優(yōu)的狀態(tài),可滿足實時JPEG圖像編解碼的要求.在邏輯設(shè)計的基礎(chǔ)上,該設(shè)計可以進(jìn)一步作硬件仿真和實驗,將源代碼燒錄進(jìn)FPGA芯片,作為獨立器件或有自主知識產(chǎn)權(quán)的JPEG IP模塊,應(yīng)用于可視電話、手機(jī)和會議電視等低成本JPEG編解碼系統(tǒng)的實現(xiàn).

標(biāo)簽： FPGA JPEG 編解碼 芯片設(shè)計

上傳時間： 2013-05-31

上傳用戶：yuying4000

基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)研究

隨著數(shù)字信號處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號處理系統(tǒng)的實現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個主要問題是：速度、設(shè)計規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號處理的實現(xiàn)方法被提出，其中基于FPGA的實現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號處理系統(tǒng)的實現(xiàn)為應(yīng)用背景，著重研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)。本文分為兩個主要部分： 第一部分以Xilinx公司的FPGA為例，總結(jié)了FPGA設(shè)計的基本方法及設(shè)計流程，并在此基礎(chǔ)上介紹了一種用于產(chǎn)品快速開發(fā)的設(shè)計方式—基于SystemGenerator的設(shè)計方式，這種設(shè)計方式向數(shù)字信號處理系統(tǒng)的設(shè)計者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)。該部分首先研究了三種適合于FPGA的FIR濾波器實現(xiàn)方法，直接結(jié)構(gòu)、轉(zhuǎn)置結(jié)構(gòu)及分布式算法。其次，討論了針對直接結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，CSD編碼和系數(shù)分解，以及針對轉(zhuǎn)置結(jié)構(gòu)FIR濾波器的乘法器優(yōu)化技術(shù)，簡化加法器圖，并結(jié)合實例給出了它們的優(yōu)化效果。再次，介紹了直接結(jié)構(gòu)FIR濾波器中常用多操作數(shù)加法實現(xiàn)方法，二叉樹和Wallace樹，并在Wallace樹的基礎(chǔ)上提出了一種適合于FPGA的1比特多操作數(shù)加法結(jié)構(gòu)，這種實現(xiàn)結(jié)構(gòu)在實現(xiàn)采樣字長與系數(shù)字長均為l比特的FIR濾波器時，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實現(xiàn)方法在FPGA中應(yīng)用的優(yōu)缺點及其適用性，并給出了一個帶通濾波器的設(shè)計實例。 論文的研究成果已應(yīng)用于“北斗一號”導(dǎo)航定位接收機(jī)中。

標(biāo)簽： FPGA 數(shù)字濾波器 實現(xiàn)技術(shù)

上傳時間： 2013-08-01

上傳用戶：Andy123456

Turbo乘積碼的譯碼算法及FPGA實現(xiàn)

在信道編碼的發(fā)展進(jìn)程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關(guān)注，并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點，由于交織器的存在，致使譯碼復(fù)雜度高，譯碼時延長且因為低碼重碼字，存在錯誤平臺現(xiàn)象。在Turbo碼的基礎(chǔ)上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點，又因為Turbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場合，大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎(chǔ)知識；又據(jù)Turbo乘積碼目前的應(yīng)用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實現(xiàn)了該迭代譯碼算法，得到的結(jié)果達(dá)到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現(xiàn)系統(tǒng)的設(shè)計方案。據(jù)實際工作中碰到的非標(biāo)準(zhǔn)信號，給出了整體模塊設(shè)計圖，及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題，提出了下一步工作建議和研究方向。

標(biāo)簽： Turbo FPGA 乘積碼 譯碼算法

上傳時間： 2013-07-02

上傳用戶：ndyyliu

高速FPGA在激光回波檢測中的應(yīng)用

激光測距是激光技術(shù)在軍事上最早和最成熟的應(yīng)用，自1961．年美國休斯飛機(jī)公司研制成功世界上第一臺激光測距機(jī)之后，激光測距技術(shù)發(fā)展迅速。如今，它已經(jīng)被廣泛運用于軍用領(lǐng)域和民用領(lǐng)域。為了進(jìn)一步提高我國激光測距水平，研制更高性能激光測距機(jī)依然是我國國防科技研究中的重要課題之一。其中，測距精度是激光測距機(jī)的一個重要參數(shù)。而激光測距機(jī)能否準(zhǔn)確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統(tǒng)主要包括激光發(fā)射子系統(tǒng)、激光回波探測子系統(tǒng)、回波檢測與主控子系統(tǒng)、終端顯示子系統(tǒng)等組成。其中設(shè)計高精度激光回波檢測與主控子系統(tǒng)是實現(xiàn)高精度激光測距的核心問題。傳統(tǒng)激光回波檢測與主控子系統(tǒng)通常采用分立元件和小規(guī)模集成電路設(shè)計，電路復(fù)雜且精度較低。隨著數(shù)字電路設(shè)計技術(shù)的發(fā)展，已出現(xiàn)大規(guī)模可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。采用FPGA代替?zhèn)鹘y(tǒng)的分立元件和小規(guī)模集成電路來設(shè)計激光回波檢測與主控子系統(tǒng)，不僅提高了回波檢測精度，同時簡化了整個測距系統(tǒng)的設(shè)計。 本文研究了將激光回波信號直接送入FPGA進(jìn)行檢測的方案。同時，采用這種方案設(shè)計了一種激光回波檢測系統(tǒng)，并把它成功運用在一引信項目中。這種方案電路設(shè)計簡單，易于實現(xiàn)。在實際應(yīng)用中，由于激光回波探測子系統(tǒng)只是完成由光信號到電信號的轉(zhuǎn)換及簡單放大，理論分析和試驗結(jié)果均表明，采用該方案進(jìn)行回波檢測的精度較低，這種回波檢測方法也只能應(yīng)用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要，在FPGA直接進(jìn)行激光回波檢測方案的基礎(chǔ)上，設(shè)計了一種高精度激光回波檢測系統(tǒng)。文中介紹了其實現(xiàn)原理，理論上分析了該系統(tǒng)所能達(dá)到的回波檢測精度及整機(jī)測距系統(tǒng)的測距精度。與第一種方案相比，該方案引入了超高速數(shù)據(jù)采集電路。由于采樣速率高達(dá)lGsps，該方案實現(xiàn)的難點在于如何保證數(shù)據(jù)采集電路的穩(wěn)定工作。文中從總體方案的設(shè)計，到器件的選型，硬件電路板的實現(xiàn)等方面做了詳細(xì)的闡述，最終完成了系統(tǒng)硬件電路設(shè)計。接著介紹了系統(tǒng)程序設(shè)計。后面給出了試驗測試結(jié)果，該系統(tǒng)工作穩(wěn)定，性能良好。系統(tǒng)設(shè)計中引入的超高速數(shù)據(jù)采集電路有著廣泛的應(yīng)用，為其他相關(guān)設(shè)計提供了參考。最后，對全文做了工作總結(jié)，并給出了接下來的后續(xù)工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果，為進(jìn)一步研究提供了參考價值。

標(biāo)簽： FPGA 激光 回波 中的應(yīng)用

上傳時間： 2013-06-13

上傳用戶：cy1109

卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實現(xiàn)

數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個ACS模塊并行運行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統(tǒng)時鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。

標(biāo)簽： CDMA 2000 FPGA 卷積碼

上傳時間： 2013-06-24

上傳用戶：lingduhanya

嵌入式系統(tǒng)和FPGA在LED顯示屏中的應(yīng)用研究與實現(xiàn)

近年來LED顯示技術(shù)發(fā)展迅速,LED全彩顯示屏得到了廣泛的應(yīng)用.LED顯示技術(shù)涵蓋了微機(jī)控制、視頻、光學(xué)、機(jī)械和數(shù)字圖像處理等多種技術(shù).針對現(xiàn)有LED顯示系統(tǒng)數(shù)據(jù)傳輸和顯示存在的缺陷和開發(fā)難度,本文提出并實現(xiàn)了一種新型的LED顯示系統(tǒng)方案.該方案把ARM處理器應(yīng)用到LED顯示屏中,采用FPGA技術(shù)開發(fā)了LED顯示屏系統(tǒng).本文主要討論了利用網(wǎng)絡(luò)傳輸LED顯示數(shù)據(jù)的實現(xiàn)方法,包括嵌入式系統(tǒng)的設(shè)計以及TCP/IP協(xié)議的實現(xiàn)等分析和設(shè)計工作.全文分為七章,首先提出現(xiàn)有LED顯示系統(tǒng)數(shù)據(jù)傳輸和顯示存在的缺陷和開發(fā)難度,然后提出新的LED顯示系統(tǒng)方案,并論證該方案的可行性.接著闡述了作者采用的嵌入式系統(tǒng)的設(shè)計方法和過程.第三章和第四章是嵌入式系統(tǒng)的設(shè)計和TCP/IP協(xié)議的實現(xiàn),其中包括硬件和軟件的設(shè)計以及嵌入式操作系統(tǒng)μ C/OS-Ⅱ的移植.詳細(xì)地分析了基于LPC2214芯片的操作系統(tǒng)移植步驟和過程.本文使用的是1wIP網(wǎng)關(guān)協(xié)議,把其應(yīng)用于μ C/OS-Ⅱ,實現(xiàn)了LED顯示屏的網(wǎng)絡(luò)通信,還分析了RTL8019芯片的工作過程,編寫了有關(guān)驅(qū)動代碼.在第五章和第六章中闡述了LED顯示屏顯示原理和利用FPGA實現(xiàn)LED顯示的驅(qū)動開發(fā)過程,利用占空比法實現(xiàn)LED顯示屏的灰度顯示,使用VHDL語言描述LED顯示屏的灰度實現(xiàn)邏輯.最后根據(jù)本文的方案實現(xiàn)了LED顯示屏的彩色顯示,通過分析比較,該方案可行并且達(dá)到了預(yù)定的要求.

標(biāo)簽： FPGA LED 嵌入式系統(tǒng) 中的應(yīng)用

上傳時間： 2013-04-24

上傳用戶：yoleeson

橢圓曲線密碼體制中標(biāo)量乘法運算的優(yōu)化和FPGA實現(xiàn)

信息技術(shù)的不斷發(fā)展,對信息的安全提出了更高的要求.在應(yīng)用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數(shù)問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現(xiàn)也成為一個關(guān)注的方面.該文按照確定有限域、選取曲線參數(shù)、劃分結(jié)構(gòu)模塊、優(yōu)化模塊算法、實現(xiàn)模塊設(shè)計,驗證模塊功能的順序進(jìn)行書寫.為了硬件實現(xiàn)上的方便,設(shè)計選擇了含有Ⅱ型優(yōu)化正規(guī)基的伽略域GF(2191),并在該域上構(gòu)造了隨機(jī)的橢圓曲線.根據(jù)層次化、結(jié)構(gòu)化的設(shè)計思路,將橢圓曲線上的標(biāo)量乘法運算劃分成兩個運算層次:橢圓曲線上的運算和有限域上的運算.模塊劃分之后,利用自底向上的設(shè)計思路,主要針對有限域上的乘法運算進(jìn)行了重要的改進(jìn),并對加法群中的標(biāo)量乘運算的算法進(jìn)行了分析、證明,以達(dá)到面積優(yōu)化和快速執(zhí)行的效果.具體設(shè)計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進(jìn)行電路設(shè)計.完成了各個模塊的設(shè)計輸入和仿真.設(shè)計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進(jìn)行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點加、倍點和標(biāo)量乘法模塊的具體設(shè)計結(jié)構(gòu)框圖.并且根據(jù)橢圓曲線的標(biāo)量乘特點,提出了合適的驗證方案.該設(shè)計完成了橢圓曲線上的標(biāo)量乘法運算.設(shè)計主要針對資源受限的應(yīng)用環(huán)境:改進(jìn)了有限域上的乘法運算、使用了沒有預(yù)處理的標(biāo)量乘算法.改進(jìn)后的橢圓曲線標(biāo)量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運行一次標(biāo)量乘法運算需要567.69us.該次設(shè)計的結(jié)果可以直接用來構(gòu)造橢圓曲線上的簽名、驗證、密鑰交換等算法.

標(biāo)簽： FPGA 橢圓曲線 密碼體制 乘法運算

上傳時間： 2013-05-24

上傳用戶：zhuo0008