DDS（Direct Digital Synthesis直接數(shù)字頻率合成技術(shù)）是廣泛應(yīng)用的信號生成方法，其優(yōu)點(diǎn)是易于程控，輸出頻率分辨率高，同時(shí)芯片的集成度高，適合于嵌入式系統(tǒng)設(shè)計(jì)。針對現(xiàn)有的壓電陶瓷電源輸出波形頻率、相位等不能程控、電路集成度不高、體積和功耗較大等問題，本文以ARM作為控制電路核心，引入DDS技術(shù)產(chǎn)生輸出的波形信號，并由集成高壓運(yùn)放將波形信號提高至輸出級的電壓和功率。 在壓電陶瓷電源硬件電路中采用了模塊化設(shè)計(jì)，主要分為ARM控制電路、DDS系統(tǒng)驅(qū)動電路和波形調(diào)理電路、高壓運(yùn)放電路等幾個部分。電源控制電路以三星公司的S3C2440控制器為核心，以觸摸屏作為人機(jī)輸入界面；DDS芯片選用ADI公司的AD9851，設(shè)計(jì)了DDS系統(tǒng)外圍驅(qū)動電路，濾波和信號調(diào)理電路，并應(yīng)用了將DDS與鎖相環(huán)技術(shù)相結(jié)合的雜散問題解決方案；高壓運(yùn)放電路由兩級運(yùn)放電路組成，采用了電壓控制型驅(qū)動原理，放大電路的核心是PA92集成高壓運(yùn)放，加入了補(bǔ)償電路以提高系統(tǒng)的響應(yīng)帶寬，并在電源輸出設(shè)置了過電流保護(hù)和快速放電的放電回路。 電源軟件部分采用WINCE嵌入式系統(tǒng)，根據(jù)WINCE系統(tǒng)驅(qū)動架構(gòu)設(shè)計(jì)DDS芯片的流接口程序，編寫了流接口函數(shù)和配置文件，并將流驅(qū)動程序集成入WINCE系統(tǒng)；編寫了基于EVC的觸摸屏人機(jī)界面主程序，由主程序?qū)⒂脩糨斎雲(yún)?shù)轉(zhuǎn)換為DDS芯片的控制字，并采用動態(tài)加載流驅(qū)動方式將控制字送入DDS芯片實(shí)現(xiàn)了對其輸出的控制。 對電源進(jìn)行了不同典型波形輸出的測試實(shí)驗(yàn)。在實(shí)驗(yàn)中，測試了DDS信號波形輸出的精度和分辨率、電源動態(tài)輸出精度和對信號波形的跟隨性和響應(yīng)性能。實(shí)驗(yàn)表明，壓電陶瓷電源輸出信號波形精度較高，對波形、頻率等參數(shù)改變的響應(yīng)速度快，達(dá)到電源輸出穩(wěn)定性要求。
上傳時(shí)間： 2013-04-24
上傳用戶：haoxiyizhong
無線數(shù)據(jù)傳輸是指終端和監(jiān)控中心通過無線網(wǎng)絡(luò)的方式進(jìn)行數(shù)據(jù)通信。本文以ARM處理器S3C2440A為核心搭建硬件平臺，選用Linux作為嵌入式操作系統(tǒng)，實(shí)現(xiàn)了基于CDMA網(wǎng)絡(luò)的無線數(shù)據(jù)傳輸系統(tǒng)。 系統(tǒng)以ARM920T微處理器芯片S3C2440A和CDMA模塊Q2438F為實(shí)現(xiàn)核心。論文首先研究了基于S3C2440A微處理器的嵌入式系統(tǒng)硬件平臺的架構(gòu)，詳細(xì)分析了ARM最小系統(tǒng)中各個功能組成模塊；然后建立了嵌入式系統(tǒng)開發(fā)的arm-linux-gcc交叉編譯環(huán)境，重點(diǎn)研究了Bootloader和Linux內(nèi)核的配置與編譯，并且在硬件平臺上移植了Linux操作系統(tǒng)。在ARM嵌入式Linux開發(fā)平臺上，研究了基于Video4Linux的USB攝像頭采集圖像的解決方案，即在Linux內(nèi)核中加載Video4Linux模塊，通過V4L模塊提供的編程接口，操作USB攝像頭設(shè)備文件/dev/video0，并且采用內(nèi)存映射方式截取視頻，完成了圖像采集的軟件設(shè)計(jì)。此外，論文還研究了在Linux環(huán)境下PPP協(xié)議撥號上網(wǎng)的實(shí)現(xiàn)方法，即通過AT指令初始化CDMA模塊，使之附在CDMA網(wǎng)絡(luò)上，通過編寫腳本程序的方法建立PPP連接，獲得網(wǎng)絡(luò)運(yùn)營商ISP動態(tài)分配給數(shù)據(jù)傳輸終端的IP地址，從而實(shí)現(xiàn)了無線模塊撥號上網(wǎng)功能。在無線終端通過PPP撥號上網(wǎng)后，采用了客戶端/服務(wù)器端模式，運(yùn)行套接字(Socket)應(yīng)用程序，將設(shè)備采集到的圖像數(shù)據(jù)通過CDMA網(wǎng)絡(luò)后再經(jīng)過Internet傳送到監(jiān)控中心，實(shí)現(xiàn)了傳輸終端和監(jiān)控中心之間的數(shù)據(jù)的發(fā)送與接收。 論文研究和實(shí)現(xiàn)的基于ARM嵌入式Linux和CDMA網(wǎng)絡(luò)的無線數(shù)據(jù)傳輸系統(tǒng)滿足設(shè)計(jì)要求，達(dá)到了預(yù)期目標(biāo)。終端內(nèi)嵌TCP/IP協(xié)議，可以通過CDMA網(wǎng)絡(luò)連接到互聯(lián)網(wǎng)，數(shù)據(jù)傳輸實(shí)時(shí)性強(qiáng)，為用戶提供透明的數(shù)據(jù)傳輸通道。相比于傳統(tǒng)的傳輸系統(tǒng)，它具有高可靠性、組網(wǎng)方便、可遠(yuǎn)程控制等特點(diǎn)，因此在電力自動化、環(huán)保、交通監(jiān)控等領(lǐng)域有著廣泛的應(yīng)用，特別適用于移動環(huán)境、難于布線的場所和邊遠(yuǎn)地區(qū)。
標(biāo)簽： ARM 嵌入式系統(tǒng) 儀的研制 渦流
上傳時(shí)間： 2013-06-11
上傳用戶：gaojiao1999
隨著國有銀行向商業(yè)銀行的轉(zhuǎn)變,銀行的設(shè)備采購標(biāo)準(zhǔn)會越來越高，與此同時(shí)，銀行柜臺業(yè)務(wù)量的增加，使得老一代的銀行專用打印機(jī)無論在速度上還是在使用的方便性上都顯得力不從心，為了占領(lǐng)市場，公司有必要開發(fā)新型的、使用更加方便的打印機(jī)。 老一代打印機(jī)在打印存折時(shí)，柜臺工作人員要把存折放準(zhǔn)位置，要不然打印會偏離預(yù)定位置，在打印信函時(shí)，有的冷僻字無法打印出來，軟件無法下載升級。為了加快柜臺處理速度，減小柜臺工作人員的工作量，需要開發(fā)能自動糾偏定位，字符完善的打印機(jī)。 本文在分析需求的基礎(chǔ)上，比較當(dāng)前流行的處理器，選用Atmel公司的ARM芯片AT91M42800A作為處理核心，使用Xilin公司的20萬門的FPGA XC2S200做硬件邏輯控制，通過光電傳感器和相關(guān)的控制電路來實(shí)現(xiàn)自動糾偏定位。在嵌入式操作系統(tǒng)上選用Nucleus Plus，約95％的Nucleus Plus代碼用C語言編寫，因此它能很方便移植，同時(shí)它還提供全部源代碼，這樣便于開發(fā)。另外，它還只要一次性付費(fèi)，這使得它有很好的成本優(yōu)勢。 文中詳細(xì)說明了本系統(tǒng)的硬件、固件的實(shí)現(xiàn)。在硬件上闡述了一些單元電路，包括存儲器電路，接口電路，傳感器電路等的設(shè)計(jì)思路和實(shí)現(xiàn)方法。通過光電傳感電路，步進(jìn)電機(jī)控制和軟件結(jié)合，形成閉環(huán)控制，從而實(shí)現(xiàn)了快速自動糾偏定位；通過大屏幕的LCD顯示實(shí)現(xiàn)了操作界面的簡單化；采用大容量的存儲器以及大字庫解決了冷僻字無法打印的問題；固件部分詳細(xì)闡述了系統(tǒng)上電啟動過程，包括Bootstrap模塊和loader模塊，Bootstrap模塊主要功能是重定位存儲器，初始化基本硬件以及Loader模塊的自動在線下載升級。Loader模塊的主要功能是下載FPGA的配置代碼，初始化鍵盤和顯示器，然后調(diào)用Nucleus Plus初始化代碼，從而建立和調(diào)用任務(wù)。 本文通過總結(jié)測試結(jié)果，與老一代打印機(jī)相比，新打印機(jī)在智能化上實(shí)現(xiàn)了自動糾偏定位，使得打印機(jī)操作人員不需要準(zhǔn)確放置存折，就能正確打印，提高了工作效率；在打印速度上比原系統(tǒng)提高30％，還可方便地實(shí)現(xiàn)軟件升級。 當(dāng)然，新的打印機(jī)在存折偏移很大時(shí)，要耗費(fèi)長時(shí)間才能把存折推到正確位置。這要在糾偏算法上做進(jìn)一步的改進(jìn)。
標(biāo)簽： Nucleus Plus ARM 打印機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：feichengweoayauya
數(shù)字電視技術(shù)和超大規(guī)模深亞微米的系統(tǒng)級芯片設(shè)計(jì)技術(shù)是當(dāng)前信息產(chǎn)業(yè)中最受關(guān)注的兩個方向。它們的交叉就是數(shù)字電視應(yīng)用中的一系列系統(tǒng)級芯片和超深亞微米專用集成電路。其中信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計(jì)和開發(fā)整個數(shù)字電視系統(tǒng)的關(guān)鍵之一。數(shù)字高清晰度電視(Digital HDTV)做為第三代電視標(biāo)準(zhǔn)，已成為當(dāng)今世界高技術(shù)競爭的焦點(diǎn)，本文正是從這個交叉點(diǎn)上出發(fā)對DVB-H(Digital Video Broadcasting-Handheld)標(biāo)準(zhǔn)中所涉及的信道編碼和調(diào)制部分進(jìn)行了研究，重點(diǎn)分析了信道內(nèi)編碼部分的硬件優(yōu)化實(shí)現(xiàn)。本項(xiàng)目完成了DVB-H傳輸系統(tǒng)信道編碼的FPGA硬件設(shè)計(jì)和實(shí)現(xiàn)，系統(tǒng)所有FPGA硬件電路設(shè)計(jì)采用了Veillog HDL語言編寫。同時(shí)對清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關(guān)鍵技術(shù)做了研究，與DVB標(biāo)準(zhǔn)中的相關(guān)技術(shù)做了對比。 本文首先對DVB．H以及COFDM的相關(guān)理論進(jìn)行介紹和研究。然后針對DVB-H信道編碼調(diào)制器中的部分核心算法的FPGA設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的研究工作，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調(diào)制的部分設(shè)計(jì)等。相應(yīng)地對DVB-H信道解碼解調(diào)器中的部分算法的FPGA設(shè)計(jì)的研究工作做了描述，包括符號解交織和比特解交織。同時(shí)對清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T外接收機(jī)中頻域和時(shí)域解交織模塊的FPGA設(shè)計(jì)實(shí)現(xiàn)做了描述。 筆者在項(xiàng)目中完成的主要工作有： (1)與項(xiàng)目組成員合作制定系統(tǒng)框架，劃分模塊。 (2)對所負(fù)責(zé)的模塊，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調(diào)制的算法進(jìn)行研究并加以優(yōu)化，建立軟件仿真模型，進(jìn)行FPGA設(shè)計(jì)，仿真和實(shí)現(xiàn)。
標(biāo)簽： DVBH FPGA 發(fā)射端 信道
上傳時(shí)間： 2013-06-10
上傳用戶：rockjablew
數(shù)字通信系統(tǒng)中，在實(shí)際信道上傳輸數(shù)字信號時(shí)，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數(shù)字信號不可避免地會發(fā)生錯誤。為了減小誤碼率，提高接收質(zhì)量，必須采用差錯控制編碼。對于數(shù)字視頻通信系統(tǒng)這類高碼率，高要求的系統(tǒng)，為了提供優(yōu)良的圖象質(zhì)量，采用差錯控制編碼尤為重要。 本文采用的DVB-T系統(tǒng)差錯控制技術(shù)是針對于數(shù)字視頻通信而設(shè)計(jì)的，提出了糾錯編碼結(jié)合交織技術(shù)的實(shí)現(xiàn)方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術(shù)的級聯(lián)。各技術(shù)中的參數(shù)設(shè)計(jì)為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結(jié)構(gòu)和同步字節(jié)不改變，使接收端的同步捕獲和同步跟蹤成為可能。 本文首先簡要介紹了差錯控制技術(shù)，DVB-T系統(tǒng)，以及硬件實(shí)現(xiàn)所用到的FPGA實(shí)現(xiàn)方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類技術(shù)的硬件實(shí)現(xiàn)方案。其中，重點(diǎn)論述了RS碼解碼的硬件實(shí)現(xiàn)。將RS碼解碼分為四個模塊：伴隨式計(jì)算，BM迭代，錢搜索和錯誤值計(jì)算，分別講述每個模塊的電路設(shè)計(jì)方案并給出仿真結(jié)果。最后，將該差錯控制系統(tǒng)應(yīng)用于一個輸出速率恒定的實(shí)際數(shù)字視頻通信系統(tǒng)中，按系統(tǒng)需要，加入了接口電路和速率控制的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：gcs333
隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機(jī)電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質(zhì)量的要求也越來越高。對于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯編碼(又稱信道編碼)的方式來實(shí)現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計(jì)并硬件實(shí)現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強(qiáng)的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時(shí)對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計(jì)方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實(shí)現(xiàn)。在RS解碼過程中引入了流水線機(jī)制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實(shí)現(xiàn)解卷積交織，這種方法控制電路簡單，實(shí)現(xiàn)速度比較快，代價(jià)小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。
上傳時(shí)間： 2013-07-16
上傳用戶：372825274
隨著社會的發(fā)展，網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)已經(jīng)成為日常生產(chǎn)生活中的重要輔助設(shè)備，應(yīng)用十分廣泛。當(dāng)前視頻監(jiān)控系統(tǒng)正逐步由模擬化走向數(shù)字化，隨著視頻壓縮技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展，開發(fā)新一代的基于計(jì)算機(jī)網(wǎng)絡(luò)和多媒體MPEG-4壓縮算法的視頻監(jiān)控系統(tǒng)已成為整個行業(yè)技術(shù)發(fā)展的主要方向之一。人們有時(shí)會采用DSP與MPEG-4算法結(jié)合的方案來實(shí)現(xiàn)，也有的部門采用了片上系統(tǒng)(SOC)，但這些不但編程極度復(fù)雜，而且成本也過高。本文提出并研究設(shè)計(jì)了一種基于ARM微處理器S3C2410、MPEG-4專用壓縮芯片MPG440、以嵌入式Linux為操作系統(tǒng)的視頻監(jiān)控系統(tǒng)方案，不僅開發(fā)便捷、成本低廉，而且實(shí)時(shí)性較好，適應(yīng)范圍廣。 首先，采用軟硬件協(xié)同設(shè)計(jì)的思想提出了系統(tǒng)的總體設(shè)計(jì)方案，系統(tǒng)的整體架構(gòu)分為攝像頭、云臺控制器、網(wǎng)絡(luò)視頻服務(wù)器以及客戶端PC機(jī)等四大部分。 第二，以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太網(wǎng)接口芯片為硬件核心，對整個系統(tǒng)進(jìn)行了模塊化的硬件電路的設(shè)計(jì)。根據(jù)S3C2410的特點(diǎn)及系統(tǒng)整體需求，完成了電源復(fù)位模塊、晶振模塊、存儲器接口模塊、視頻數(shù)據(jù)處理模塊、以太網(wǎng)接口模塊、云臺控制模塊等的硬件選型與電路連接。其中，在云臺控制模塊等的電路設(shè)計(jì)中充分體現(xiàn)了優(yōu)化設(shè)計(jì)的技巧，并重點(diǎn)對網(wǎng)絡(luò)接口部分和視頻數(shù)據(jù)處理部分進(jìn)行了詳細(xì)的硬件設(shè)計(jì)與說明。闡述了整個系統(tǒng)的工作流程。 第三，從應(yīng)用需求出發(fā)，選擇嵌入式Linux操作系統(tǒng)作為本系統(tǒng)的軟件平臺，搭建了交叉式的開發(fā)環(huán)境，對bootloader進(jìn)行了選擇，并給出了加載步驟。完成了對嵌入式Linux內(nèi)核的選擇及移植。 第四，采用基于任務(wù)的設(shè)計(jì)方法對服務(wù)器端的軟件進(jìn)行了總體設(shè)計(jì)，主要包括共用程序庫、config配置文件、日志文件以及多個任務(wù)等。并對運(yùn)行于客戶端的軟件設(shè)計(jì)進(jìn)行了簡要說明。 第五，由于數(shù)字視頻傳輸?shù)膶?shí)時(shí)性能和通過網(wǎng)絡(luò)傳輸以后客戶端接收的視頻圖像質(zhì)量在本系統(tǒng)中至關(guān)重要，所以本文對傳輸信道和網(wǎng)絡(luò)協(xié)議進(jìn)行了優(yōu)化選擇，并詳細(xì)闡述了IP組播技術(shù)、流媒體傳輸協(xié)議等在圖像傳輸過程中的具體應(yīng)用。
標(biāo)簽： Linux ARM 嵌入式 網(wǎng)絡(luò)視頻
上傳時(shí)間： 2013-04-24
上傳用戶：sc965382896
正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個信道分為多個帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨(dú)立傳輸來實(shí)現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實(shí)現(xiàn)的復(fù)雜度。由于其頻譜利用率高，抗多徑能力強(qiáng)，在多種通信場合中都得到了應(yīng)用。雖然有著上述優(yōu)點(diǎn)，但為了準(zhǔn)確的恢復(fù)信號，信道估計(jì)是OFDM系統(tǒng)中必須實(shí)現(xiàn)的一環(huán)。 本文正是針對OFDM接收機(jī)中的信道估計(jì)模塊的運(yùn)算部件的實(shí)現(xiàn)進(jìn)行了研究。首先，研究了OFDM信道估計(jì)的LS算法，一階線性插值算法，二次多項(xiàng)式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計(jì)模塊模型。其次研究了加法器電路和乘法器電路的實(shí)現(xiàn)，包括進(jìn)位行波加法器，曼徹斯特進(jìn)位鏈，超前進(jìn)位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點(diǎn)。接著研究了幾種主要的除法器設(shè)計(jì)算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結(jié)合信道估計(jì)的特點(diǎn)選擇了函數(shù)迭代和CORDIC算法作為具體實(shí)現(xiàn)的方法。最后，在前面的設(shè)計(jì)的基礎(chǔ)上在FPGA芯片上實(shí)現(xiàn)了前面的設(shè)計(jì)方案。
標(biāo)簽： OFDM FPGA 信道估計(jì) 模塊
上傳時(shí)間： 2013-06-06
上傳用戶：yyyyyyyyyy
隨著糾錯編碼理論研究的不斷深入，糾錯碼的實(shí)際應(yīng)用越來越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實(shí)現(xiàn)，且具有較強(qiáng)的糾錯能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實(shí)現(xiàn)問題。 首先介紹了IEEE 802.11無線局域網(wǎng)標(biāo)準(zhǔn)及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計(jì)方法，接著通過對(2,1,7)卷積碼特點(diǎn)的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點(diǎn)，采取一系列的改進(jìn)措施，基于FPGA實(shí)現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進(jìn)措施包括采用并行FIFO、改進(jìn)的ACS 單元、流水式塊處理結(jié)構(gòu)、改進(jìn)的SMDO方法、雙重交織策略，使得在同樣時(shí)鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進(jìn)測試，并對測試結(jié)果作了簡單分析。
上傳時(shí)間： 2013-05-25
上傳用戶：00.00
由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點(diǎn)研究一種信道編解碼的算法和邏輯電路的實(shí)現(xiàn)方法,并在硬件上驗(yàn)證,利用碼流傳輸?shù)臏y試方法,對設(shè)計(jì)進(jìn)行測試.在以上的研究基礎(chǔ)之上,橫向擴(kuò)展和課題相關(guān)問題的研究,包括FPGA實(shí)現(xiàn)和高速硬件電路設(shè)計(jì)等方面的研究. 糾錯碼技術(shù)是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強(qiáng)的糾錯能力,既能糾正隨機(jī)錯誤,也能糾正突發(fā)錯誤.在深空通信,移動通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進(jìn)和相關(guān)的硬件實(shí)現(xiàn)技術(shù)的發(fā)展,RS碼在實(shí)際中的應(yīng)用也將更加廣泛. 在研究中,對所研究的問題進(jìn)行分解,集中精力研究課題中的重點(diǎn)和難點(diǎn),在各個模塊成功實(shí)現(xiàn)的基礎(chǔ)上,成功的進(jìn)行系統(tǒng)組合,協(xié)調(diào)各個模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計(jì)中,使用了自頂向下的設(shè)計(jì)方法,編解碼算法每一個子模塊分開進(jìn)行設(shè)計(jì),最后在頂層進(jìn)行元件例化,正確實(shí)現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景；接著提出糾錯碼的設(shè)計(jì)方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實(shí)現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時(shí)序仿真,并討論了FPGA設(shè)計(jì)的一般性準(zhǔn)則以及高速數(shù)字電路設(shè)計(jì)的一些常用方法和注意事項(xiàng)；最后設(shè)計(jì)基于FPGA的硬件電路平臺,并利用靜態(tài)和動態(tài)的方法對編解碼算法進(jìn)行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進(jìn)行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實(shí)現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達(dá)到158MHz,解碼的最高工作頻率達(dá)到91MHz.在進(jìn)行硬件調(diào)試的時(shí)候,整個系統(tǒng)工作在30MHz的時(shí)鐘頻率下,通過了硬件上的靜態(tài)測試和動態(tài)測試,并能夠正確實(shí)現(xiàn)預(yù)期的糾錯功能.
上傳時(shí)間： 2013-07-01
上傳用戶：liaofamous
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
