亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

數(shù)字多

  • 基于DDSFPGA的多波形信號(hào)源的研究

    直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法,所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。本文研究的是一種基于DDS/FPGA的多波形信號(hào)源系統(tǒng),其中,DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號(hào)的三個(gè)參量:幅度、相位以及頻率,因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點(diǎn),使其輸出信號(hào)中存在大量雜散信號(hào)。雜散信號(hào)的主要來(lái)源是:相位截?cái)鄮?lái)的雜散信號(hào);幅度量化帶來(lái)的雜散信號(hào);DAC的非線性特性帶來(lái)的雜散信號(hào)。這些雜散信號(hào)嚴(yán)重影響了合成信號(hào)的頻譜純度。因此抑制這些雜散信號(hào)是提高合成信號(hào)譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上,提出了中和加擾技術(shù),這可以在很大程度上減小雜散對(duì)DDS輸出信號(hào)譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片,其超強(qiáng)的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號(hào)源的開(kāi)發(fā)。在QuartusⅡ平臺(tái)下運(yùn)用Verilog HDL語(yǔ)言和原理圖設(shè)計(jì)可以很方便地應(yīng)用各種抑制雜散信號(hào)的方法來(lái)提高輸出信號(hào)的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點(diǎn),本文設(shè)計(jì)了一種基于DDS/FPGA的多波形信號(hào)源,它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號(hào)。使得所設(shè)計(jì)的信號(hào)源可以適應(yīng)多種不同的工作環(huán)境,給工作帶了方便。

    標(biāo)簽: DDSFPGA 多波形 信號(hào)源

    上傳時(shí)間: 2013-07-27

    上傳用戶(hù):sc965382896

  • 多點(diǎn)無(wú)線擴(kuò)頻通信系統(tǒng)

    擴(kuò)頻通信具有較強(qiáng)的抗干擾、抗偵查和抗衰落能力,可以實(shí)現(xiàn)碼分多址,目前廣泛應(yīng)用于通信抗干擾、衛(wèi)星通信、導(dǎo)航、保密通信、測(cè)距和定位等各個(gè)方面。另外,隨著集成電路技術(shù)的飛速發(fā)展,數(shù)字接收機(jī)和軟件無(wú)線電也已經(jīng)是現(xiàn)代通信研究的一個(gè)熱點(diǎn)。 本文正是順應(yīng)這種發(fā)展趨勢(shì),在某工程項(xiàng)目的通信分系統(tǒng)中建立CDMA直接序列擴(kuò)頻通信系統(tǒng)。 本文作者承擔(dān)了多點(diǎn)無(wú)線擴(kuò)頻通信系統(tǒng)的研究,建立了一個(gè)完整的仿真系統(tǒng)。提出了適合于本系統(tǒng)的實(shí)現(xiàn)算法,同時(shí)還建立了基于軟件無(wú)線電平臺(tái)的系統(tǒng)的全FPGA設(shè)計(jì)和實(shí)現(xiàn),包括各個(gè)模塊的測(cè)試和整個(gè)系統(tǒng)的聯(lián)合測(cè)試。 文章的主要內(nèi)容如下: 1.簡(jiǎn)述了擴(kuò)頻通信及軟件無(wú)線電的發(fā)展及現(xiàn)狀。 2. 對(duì)直擴(kuò)系統(tǒng)的基本原理和系統(tǒng)中采用的相關(guān)關(guān)鍵技術(shù)進(jìn)行了闡述。相關(guān)關(guān)鍵技術(shù)包括擴(kuò)頻碼的研究和選取,擴(kuò)頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應(yīng)門(mén)限的研究。 3.詳細(xì)討論了該多點(diǎn)無(wú)線通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),提出了適合于本系統(tǒng)的算法。首先闡述了系統(tǒng)的總體設(shè)計(jì)方案和設(shè)計(jì)參數(shù),接著分為物理層和鏈路層詳細(xì)闡述了各個(gè)模塊的設(shè)計(jì)與仿真,包括matlab仿真和modelsim仿真,文中給出了大量的仿真結(jié)果圖。仿真結(jié)果證明算法的正確性,仿真性能也能滿(mǎn)足系統(tǒng)設(shè)計(jì)的要求。 4.介紹了該多點(diǎn)無(wú)線通信系統(tǒng)的硬件平臺(tái)與系統(tǒng)調(diào)試。首先介紹了系統(tǒng)的硬件平臺(tái)和硬件框圖,介紹了系統(tǒng)的相關(guān)器件及其配置,接著介紹了FPGA的開(kāi)發(fā)流程、開(kāi)發(fā)工具、設(shè)計(jì)原則及遇到的相關(guān)問(wèn)題,最后介紹了系統(tǒng)的設(shè)計(jì)驗(yàn)證與性能分析,給出了系統(tǒng)的調(diào)試方案和調(diào)試結(jié)果。 本文所討論的多點(diǎn)無(wú)線通信系統(tǒng)已經(jīng)在某工程項(xiàng)目的通信分系統(tǒng)中實(shí)現(xiàn)。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實(shí)用價(jià)值。

    標(biāo)簽: 多點(diǎn) 無(wú)線擴(kuò)頻 通信系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):wzr0701

  • 高吞吐量LDPC碼編碼構(gòu)造及其FPGA實(shí)現(xiàn)

    低密度校驗(yàn)碼(LDPC,Low Density Parity Check Code)是一種性能接近香農(nóng)極限的信道編碼,已被廣泛地采用到各種無(wú)線通信領(lǐng)域標(biāo)準(zhǔn)中,包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來(lái)4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè),分別是結(jié)合準(zhǔn)循環(huán)(QC,Quasi Cyclic)移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類(lèi)似重復(fù)累積(RA,Repeat Accumulate)碼構(gòu)造。相應(yīng)地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單,但是吞吐量不高,且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后,結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮,提出了一種切實(shí)可行的基于二次擴(kuò)展(Dex,Duplex Expansion)的QC-LDPC碼構(gòu)造方法,以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端;并且充分利用該類(lèi)碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn),結(jié)合RU算法,提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法,是通過(guò)對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展(Pex,Permutation Expansion)和循環(huán)移位擴(kuò)展(CSEx,Cyclic Shift Expansion)實(shí)現(xiàn)的。在此基礎(chǔ)上,為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率,一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于,固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變,支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子,使得譯碼器結(jié)構(gòu)得以精簡(jiǎn);構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu),便于硬件實(shí)現(xiàn);(偽)隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能,是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用,使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比。考慮到吞吐量的要求,新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換(FS,F(xiàn)orward Substitution)模塊,同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu),由原先RU算法的6級(jí)降低為4級(jí);為了縮短編碼延時(shí),設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì):相比RU算法,新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節(jié)省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類(lèi)似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過(guò)在實(shí)驗(yàn)板上實(shí)測(cè)表明,上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端,在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前,LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展??鐚勇?lián)合編碼的構(gòu)造方法,及其對(duì)應(yīng)的編碼算法,也必將成為信道編碼理論未來(lái)的研究重點(diǎn)。

    標(biāo)簽: LDPC FPGA 吞吐量 編碼

    上傳時(shí)間: 2013-07-26

    上傳用戶(hù):qoovoop

  • 基于DSP和FPGA的CDMA多用戶(hù)檢測(cè)技術(shù)

    隨著社會(huì)的進(jìn)步及移動(dòng)用戶(hù)的迅猛增長(zhǎng),第三代移動(dòng)通信越來(lái)越受到各界的重視。多用戶(hù)檢測(cè)技術(shù)是第三代移動(dòng)通信中重要的技術(shù)之一;常規(guī)CDMA接收機(jī)采用匹配濾波器的結(jié)構(gòu),但是這種結(jié)構(gòu)的接收機(jī)并沒(méi)有考慮到信道中多址干擾的存在,使彼此間影響減少來(lái)提高系統(tǒng)容量;而功控的方法也沒(méi)有從接收信號(hào)中真正去除多址干擾,只能緩解這種矛盾,不能從根本上解決問(wèn)題。要想真正消除干擾,大幅度提高系統(tǒng)容量,必須通過(guò)多址對(duì)消和多用戶(hù)檢測(cè)技術(shù)。 本文首先介紹了CDMA的基本原理和多用戶(hù)檢測(cè)的基本原理。然后重點(diǎn)介紹和分析各種多用戶(hù)檢測(cè)的原理,然后依據(jù)多用戶(hù)檢測(cè)的四個(gè)技術(shù)指標(biāo)對(duì)各種多用戶(hù)檢測(cè)的方法進(jìn)行比較,從中選擇實(shí)現(xiàn)簡(jiǎn)單,性能優(yōu)越的解相關(guān)檢測(cè)器來(lái)作為實(shí)現(xiàn)的標(biāo)的算法。 然后,本文重點(diǎn)研究分析解相關(guān)檢測(cè)器的原理,給出了實(shí)現(xiàn)解相關(guān)檢測(cè)器的系統(tǒng)設(shè)計(jì)的流程,其中包括硬件電路的搭建和軟件實(shí)現(xiàn)的方法。硬件電路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)來(lái)完成。軟件部分主要采用C語(yǔ)言來(lái)完成。 本文系統(tǒng)研究了多用戶(hù)檢測(cè)技術(shù),并實(shí)現(xiàn)了解相關(guān)算法,在理論研究和實(shí)際應(yīng)用方面都有一定的價(jià)值。

    標(biāo)簽: CDMA FPGA DSP 多用

    上傳時(shí)間: 2013-07-29

    上傳用戶(hù):anpa

  • 基于STM32的多功能MP3播放器設(shè)計(jì)

    本文設(shè)計(jì)了一款基于STM32的多功能MP3,功能包括:MP3/WMA/WAV/MIDI音頻文件播放、JPEG/JPG/BMP圖片瀏覽、游戲、鬧鐘、萬(wàn)年歷、電子書(shū)、調(diào)頻收音機(jī)、彩色臺(tái)燈、功率放大等。

    標(biāo)簽: STM MP3 32 多功能

    上傳時(shí)間: 2013-07-13

    上傳用戶(hù):sy_jiadeyi

  • 基于FPGA的IIR多相濾波器的設(shè)計(jì)研究

    多相濾波器主要應(yīng)用于脈沖多普勒雷達(dá)、通信寬帶數(shù)字接收機(jī)、雷達(dá)自適應(yīng)波束形成等信號(hào)處理領(lǐng)域。在多普勒雷達(dá)信號(hào)處理中國(guó)內(nèi)外關(guān)于FIR濾波器設(shè)計(jì)研究的報(bào)道較多,而對(duì)于IIR濾波器的設(shè)計(jì)研究相對(duì)較少,原因是IIR多相濾波器的設(shè)計(jì)復(fù)雜性,使得IIR濾波器在多普勒雷達(dá)數(shù)字信號(hào)處理中難以發(fā)揮重要作用。本文以脈沖多普勒雷達(dá)信號(hào)處理為背景,主要研究數(shù)字多相濾波器的特點(diǎn)和設(shè)計(jì)方法;進(jìn)而研究數(shù)字多相濾波器的數(shù)字仿真方法與FPGA實(shí)現(xiàn)技術(shù)。對(duì)于自主研究、設(shè)計(jì)和實(shí)現(xiàn)雷達(dá)信號(hào)處理的各種結(jié)構(gòu)的濾波器具有重要的意義。 本文討論了FIR數(shù)字濾波器和IIR數(shù)字濾波器的特點(diǎn)和區(qū)別。對(duì)IIR濾波器的多相結(jié)構(gòu)進(jìn)行了理論分析,重點(diǎn)研究了IIR多相濾波器的設(shè)計(jì)原理。根據(jù)此原理進(jìn)行IIR濾波器的多相設(shè)計(jì)并擴(kuò)展到多通道和多級(jí)結(jié)構(gòu)。在此基礎(chǔ)上,根據(jù)本文研究的多普勒雷達(dá)回波信號(hào)需要四通道處理的要求搭建軟件仿真模型,對(duì)所設(shè)計(jì)的2級(jí)4通道IIR多相濾波器組進(jìn)行了仿真實(shí)驗(yàn),給出仿真結(jié)果,并進(jìn)行了討論。 在完成2級(jí)4通道IIR多相濾波器組的軟件仿真后,利用FPGA設(shè)計(jì)平臺(tái),對(duì)該IIR多相濾波器組進(jìn)行了設(shè)計(jì)仿真和綜合實(shí)現(xiàn)。在實(shí)現(xiàn)過(guò)程中進(jìn)行了功能仿真和時(shí)序仿真兩級(jí)仿真驗(yàn)證,結(jié)果表明在模擬硬件環(huán)境中所設(shè)計(jì)的2級(jí)4通道IIR多相濾波器組能夠較好地實(shí)現(xiàn)多普勒雷達(dá)回波信號(hào)多通道的劃分和濾波功能要求,驗(yàn)證了設(shè)計(jì)思路和方法的正確性和可行性。

    標(biāo)簽: FPGA IIR 多相濾波器

    上傳時(shí)間: 2013-04-24

    上傳用戶(hù):gongxinshiwo@163.com

  • OFDM系統(tǒng)的定時(shí)和頻率同步的實(shí)現(xiàn)

    正交頻分復(fù)用技術(shù)(OFDM)是未來(lái)寬帶無(wú)線通信中的關(guān)鍵技術(shù)。隨著用戶(hù)對(duì)實(shí)時(shí)多媒體業(yè)務(wù),高速移動(dòng)業(yè)務(wù)需求的迅速增加,OFDM由于其頻譜效率高,抗多徑效應(yīng)能力強(qiáng),抗干擾性能好等特點(diǎn),該技術(shù)正得到了廣泛的應(yīng)用。 OFDM系統(tǒng)的子載波之間必須保持嚴(yán)格的正交性,因此對(duì)符號(hào)定時(shí)和載波頻偏非常敏感。本課題的主要任務(wù)是分析各種算法的性能的優(yōu)劣,選取合適的算法進(jìn)行FPGA的實(shí)現(xiàn)。 本文首先簡(jiǎn)要介紹了無(wú)線信道的傳輸特性和OFDM系統(tǒng)的基本原理,進(jìn)而對(duì)符號(hào)同步和載波同步對(duì)接收信號(hào)的影響做了分析。然后對(duì)比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點(diǎn),決定采用數(shù)據(jù)輔助式同步算法來(lái)解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問(wèn)題。最后部分進(jìn)行了算法的實(shí)現(xiàn)和仿真,所有實(shí)現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號(hào)和前導(dǎo)字的結(jié)構(gòu)進(jìn)行。 本文的主要工作:(1)采用自相關(guān)和互相關(guān)聯(lián)合檢測(cè)算法同時(shí)完成幀到達(dá)檢測(cè)和符號(hào)同步估計(jì),只用接收數(shù)據(jù)的符號(hào)位做相關(guān)運(yùn)算,有效地解決了判決門(mén)限需要變化的問(wèn)題,同時(shí)也減少了資源的消耗;(2)在時(shí)域分?jǐn)?shù)倍頻偏估計(jì)時(shí),利用基于流水線結(jié)構(gòu)的Cordic模塊計(jì)算長(zhǎng)前導(dǎo)字共軛相乘后的相角,求出分?jǐn)?shù)倍頻偏的估計(jì)值;(3)采用滑動(dòng)窗口相關(guān)求和的方法估計(jì)整數(shù)倍頻偏值,在此只用頻域數(shù)據(jù)的符號(hào)位做相關(guān)運(yùn)算,有效地解決了傳統(tǒng)算法估計(jì)速度慢的缺點(diǎn),同時(shí)也減少了資源的消耗。

    標(biāo)簽: OFDM 定時(shí) 同步的

    上傳時(shí)間: 2013-05-23

    上傳用戶(hù):宋桃子

  • 多路電壓采集系統(tǒng)

    多路電壓采集系統(tǒng)一、實(shí)驗(yàn)?zāi)康模保煜た删幊绦酒珹DC0809,8253的工作過(guò)程,掌握它們的編程方法。2.加深對(duì)所學(xué)知識(shí)的理解并學(xué)會(huì)應(yīng)用所學(xué)的知識(shí),達(dá)到在應(yīng)用中掌握知識(shí)的

    標(biāo)簽: 多路 電壓采集

    上傳時(shí)間: 2013-06-30

    上傳用戶(hù):cursor

  • 基于FPGA的多功能測(cè)試儀的開(kāi)發(fā)

    測(cè)試儀廣泛應(yīng)用于國(guó)民經(jīng)濟(jì)和國(guó)防建設(shè)的各個(gè)領(lǐng)域,是科研和生產(chǎn)不可或缺的重要裝備之一。其工作原理是由信號(hào)發(fā)生裝置向被測(cè)對(duì)象發(fā)送激勵(lì)信號(hào),同時(shí)由信號(hào)采集與處理裝置通過(guò)傳感器采集被測(cè)對(duì)象的響應(yīng)信號(hào),并送到上位機(jī)進(jìn)行數(shù)據(jù)分析和處理。本文研究采用靈活的現(xiàn)場(chǎng)可編程邏輯陣列FPGA為核心,協(xié)調(diào)整個(gè)儀器的運(yùn)轉(zhuǎn),并采用先進(jìn)的USB總線技術(shù),將信號(hào)發(fā)生、信號(hào)采集與處理有機(jī)地集成為一體的多功能測(cè)試儀。 本文的第一章介紹了測(cè)試儀及其研究應(yīng)用現(xiàn)狀,根據(jù)儀器的成本、便攜性和通用性要求不斷提高的發(fā)展趨勢(shì),提出了本課題的研究任務(wù)和關(guān)鍵技術(shù); 第二章從硬件和軟件兩個(gè)方面討論了測(cè)試儀的總體設(shè)計(jì)方案,并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個(gè)功能模塊的硬件設(shè)計(jì); 第三章討論了USB模塊相關(guān)的軟件設(shè)計(jì),其中包含USB固件設(shè)計(jì)、驅(qū)動(dòng)程序設(shè)計(jì)和客戶(hù)應(yīng)用程序設(shè)計(jì)三個(gè)方面的內(nèi)容,詳細(xì)論述了各部分軟件的架構(gòu)和主要功能模塊的實(shí)現(xiàn)。 第四章討論了主控器FPGA的設(shè)計(jì),是本文的核心部分。先從總體上介紹了FPGA的設(shè)計(jì)方案,然后從MCU模塊、信號(hào)采集模塊、信號(hào)發(fā)生模塊三部分具體描述了其實(shí)現(xiàn)方式。軟件設(shè)計(jì)上采用了模塊化的設(shè)計(jì)思想,使得結(jié)構(gòu)清晰,可讀性強(qiáng),易于進(jìn)一步開(kāi)發(fā);并且靈活的使用了有限狀態(tài)機(jī),大大提高了程序的穩(wěn)定性和運(yùn)行效率。 第五章介紹了DSP模塊的設(shè)計(jì),討論了波形生成的原理及實(shí)現(xiàn),并提出了與FPGA接口的方式。 第六章詳細(xì)描述了實(shí)驗(yàn)的步驟和結(jié)果,分別從單通道采樣和多通道采樣兩方面實(shí)驗(yàn),驗(yàn)證了儀器的性能和設(shè)計(jì)的可行性。

    標(biāo)簽: FPGA 多功能 測(cè)試儀

    上傳時(shí)間: 2013-06-25

    上傳用戶(hù):moqi

  • 基于FPGA的數(shù)字合成信號(hào)發(fā)生器

    直接數(shù)字頻率合成(DDS)技術(shù)采用全數(shù)字的合成方法,所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。 在理論上對(duì)DDS的原理及其輸出信號(hào)的性能進(jìn)行了分析,采用FPGA實(shí)現(xiàn)了任意波形發(fā)生器,能夠產(chǎn)生三角波、鋸齒波、調(diào)頻波、調(diào)相波、調(diào)幅波和碎發(fā)等十幾種波形,并能通過(guò)串行口下載任意波形。在設(shè)計(jì)頻率調(diào)制電路時(shí)采用了頻率字運(yùn)算單元和相位累加器相結(jié)合的結(jié)構(gòu),該方法既可實(shí)現(xiàn)寬帶線性調(diào)頻,又可實(shí)現(xiàn)非線性調(diào)頻。完成了軟件和硬件的設(shè)計(jì)和調(diào)試。對(duì)實(shí)驗(yàn)樣機(jī)進(jìn)行了測(cè)試,結(jié)果表明性能指標(biāo)達(dá)到了設(shè)計(jì)要求。

    標(biāo)簽: FPGA 數(shù)字 合成 信號(hào)發(fā)生器

    上傳時(shí)間: 2013-05-26

    上傳用戶(hù):1234567890qqq

主站蜘蛛池模板: 宜兰市| 寿阳县| 东乌| 汾西县| 平乡县| 隆化县| 灵山县| 富蕴县| 平凉市| 涪陵区| 上思县| 和平区| 尚义县| 岑巩县| 宣威市| 牡丹江市| 剑川县| 石阡县| 武功县| 井研县| 新田县| 泸水县| 英超| 云霄县| 政和县| 囊谦县| 泰安市| 远安县| 共和县| 平乡县| 府谷县| 海宁市| 尼玛县| 休宁县| 阳东县| 玉田县| 珠海市| 青铜峡市| 隆尧县| 漠河县| 张家界市|