這包 BSP 支持了NUC970 系列芯片. 新唐科技的 NUC970 系列芯片是以 ARM926EJS 為核心的系統(tǒng)級單芯片. 包含了 16kB I-Cache 以及 16kB D-Cache 以及MMU 記憶體管理模塊. 最高支援到 300MHz 的頻率, 並且提供了豐富的外設接口周邊. 有USB 快速Host/Device, SDHC, 支援TFT LCD介面, 網(wǎng)路接口 和I2S audio介面, 有11 組UART…等. 並可以由 NAND flash, SPI Flash 開機.
標簽： NUC970
上傳時間： 2022-06-23
上傳用戶：slq1234567890
VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（114）資源包含以下內(nèi)容：1. FREESCALE 9S08AW60 串口調(diào)試程序.2. saa7113視頻解碼芯片外圍電路設計原理圖.3. 這是在用的AD7705源程序.4. 紅外線遙控原理以及單片機制作自學習遙控器詳細設計思路.5. 在微波整體集成電路設計、理論和描述特性的一條新穎的路線的PDF學術論文.6. 對于內(nèi)部具有D /A轉(zhuǎn)換器的單片機,采用其自備的D /A轉(zhuǎn)換器產(chǎn)生需要的信號是最經(jīng) 濟的方法。C8051F020是Cygnal公司最新的一款功能強大的內(nèi)部具有D /A轉(zhuǎn)換器的單片機。介紹了 采用查.7. 液晶6963模塊 240*64,外接PS2鍵盤,多級菜單.這是我工作中的一個程序,有興趣的可以看.8. 這是一個i2c程序,經(jīng)過多次應用都能成功實現(xiàn)功能,而且簡要實用.9. 本電子書是很多嵌入式開發(fā)經(jīng)典文章和技巧使用的PDF格式的書籍.10. 168線SD內(nèi)存條電路原理圖資料,好像是臺灣人寫的.11. FPGA可促進嵌入式系統(tǒng)設計改善即時應用性能.12. fat32文件系統(tǒng)格式說明 十分詳盡.13. fat32和fat16文件系統(tǒng)格式說明.14. 講解嵌入式開發(fā)的入門書!非常不錯,值得一看!.15. TMS320C6000CSLAPIReferenceGuideRev.I的pdf.16. s7300 400 step7 plc仿真軟件說明.17. with avr mega 8515 in the C-code AVR.18. Altera原裝MAX_II開發(fā)板原理圖,是用protel繪制的.19. zlg7290是一個能夠8*8的鍵盤驅(qū)動芯片.20. 主要介紹各種芯片原理、功能、及其使用方法.21. 對芯片MCP2551的中文使用說明.22. 嵌入式T9輸入法的源代碼.23. BMP頭文件的源代碼.24. 自己收集整理和調(diào)試OK的三個Game源代碼.25. S24C10最小系統(tǒng)原理圖 包括FLASH SRAM等.26. 一個電平轉(zhuǎn)換芯片的資料74LVC4245,它在以太網(wǎng)中也發(fā)揮了很大的作用,對WEB開發(fā)人員有借鑒的價值.27. mmc卡的specification標準的英文版的.28. TMS320C2812全套例程.29. 這是用于lpc2106的自帶ADC功能的演示,利用KEIL FOR ARM 開發(fā),可以參考學習..30. megal16在codevision下關于1602的驅(qū)動程序.31. 分布式多DSP系統(tǒng)的CPCI總線接口設計和驅(qū)動開發(fā).32. 電子音量pT2314原程序 需要的朋友請趕快.33. 用protel dxp繪制三分頻原理圖和pcb電路板等.34. Bootloader(引導裝載器)是用于初始化目標板硬件.35. OKI DEMO FLASH WRITE PROGRAM.36. OKI 675050 hardware accelerator sample program.37. verilog的一些源代碼.38. i.mx31 3DS平臺Nandboot引導程序源碼.39. c8051f24是個教學的程序.40. < ALTERA FPGA/CPLD 高級篇>>光盤資料中 體會“面積和速度的平衡與互換” 例程.
上傳時間： 2013-07-17
上傳用戶：eeworm
開關電源專業(yè)英語.doc 32KB2020-03-12 11:28 反激式開關電源設計、制作、調(diào)試_2014年版..pdf 39.4M2020-03-12 11:28 《精通開關電源設計》_2008年版.pdf 39.7M2020-03-12 11:28 《新型開關電源優(yōu)化設計與實例詳解》_2006版.pdf 192.1M2020-03-12 11:28 《開關電源設計指南》_2004年版.pdf 9.6M2020-03-12 11:28 《開關電源設計與優(yōu)化》_2006年版.pdf 28.9M2020-03-12 11:28 《開關電源設計》第2版_2005年版.pdf 31.5M2020-03-12 11:28 《開關電源的原理與設計》_2001年版.pdf 17.9M2020-03-12 11:28 《開關電源故障診斷與排除》_2011年版.pdf 40.8M2020-03-12 11:28 《開關電源手冊》第2版_2006年.pdf 42M2020-03-12 11:28 《交換式電源供給器之理論與實務設計》.pdf
上傳時間： 2013-06-26
上傳用戶：eeworm
當今，移動通信正處于向第四代通信系統(tǒng)發(fā)展的階段，OFDM技術作為第四代數(shù)字移動通信(4G)系統(tǒng)的關鍵技術之一，被包括LTE在內(nèi)的眾多準4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關鍵功能模塊，其精度對基帶解調(diào)性能產(chǎn)生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數(shù)字自動增益控制(DAGC)技術，以解決過大輸入信號動態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數(shù)字化AGC技術，它們主要用于壓縮ADC輸入動態(tài)范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現(xiàn)方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據(jù)LTE協(xié)議，搭建了從調(diào)制到解調(diào)的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現(xiàn)了優(yōu)化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調(diào)制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內(nèi)的基帶DAGC具有穩(wěn)定接收鏈路解調(diào)性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現(xiàn)的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統(tǒng)基帶解調(diào)的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現(xiàn)。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現(xiàn)方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數(shù)據(jù)，使之滿足基帶解調(diào)性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
目前的國內(nèi)的CCD高清攝相頭能夠輸出一組視頻信號和數(shù)字圖像信號，雖然視頻信號能夠直接在監(jiān)視器顯示，但是輸出的數(shù)字圖像信號占用存儲空間太大，不便于進行傳輸。本文設計了一種基于FPGA的數(shù)字圖像壓縮卡。 在過去的十幾年中，國際標準化組織制訂了一系列的國際視頻編碼標準并廣泛應用到各種領域。It.264/AVC是ITU-T和ISO聯(lián)合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網(wǎng)絡友好性成為新一代國際視頻編碼標準。 新發(fā)展的H．264/AVC比原有的視頻編碼標準大幅度提高了編碼效率，但其運算復雜度也大大增加，本文簡要分析了H．264/AVC的復雜度及其優(yōu)化的途徑，給出了主要模塊的優(yōu)化算法實驗結果。 H．264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，主要不同有：增強的運動預測能力，準確匹配的較小塊變換，自適應環(huán)內(nèi)濾波器，增強的熵編碼。測試結果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時，增加了一個數(shù)量級的復雜度。實際中恰當?shù)厥褂肏．264/AVC編碼工具可以較低的實現(xiàn)復雜度得到與復雜配置相當?shù)木幋a效率。故實際編碼系統(tǒng)開發(fā)需要在運算復雜性和編碼效率之間進行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復雜度，也成倍增加算法的復雜度。針對它們的作用和實現(xiàn)方法的不同，可采用不同的硬件實現(xiàn)方法。本文基于上述思路進行優(yōu)化，具體的工作包括：針對去塊濾波的復雜性，本文提出一種適合硬件實現(xiàn)的算法，使其在節(jié)省了資源的同時，很好的達到了標準所定義的性能。針對變換量化的復雜性，本文提出一種既滿足整體的硬件流水結構，又極大的降低了硬件資源的實現(xiàn)方法。針對碼率控制的實現(xiàn)，本文提出了一種有別于傳統(tǒng)實現(xiàn)方式的算法，在保證實時性的同時，極大的提高了編碼器的性能。本文基于上述算法還進行Baseline Profile編碼器的研究，給出了一種實時編碼器結構，實現(xiàn)了對高清圖像格式(720P)的實時編碼，并將其和當前業(yè)界先進水平進行了對比，表明本文所實現(xiàn)得結構能夠達到當前業(yè)界的先進水平。
上傳時間： 2013-07-23
上傳用戶：yepeng139
隨著多媒體技術發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應用系統(tǒng)的核心和基礎。圖像處理作為一種重要的現(xiàn)代技術，已經(jīng)廣泛應用于軍事指揮、大視場展覽、跟蹤雷達、電視會議、導航等眾多領域。因而，實現(xiàn)高分辨率高幀率圖像實時處理的技術不僅具有廣泛的應用前景，而且對相關領域的發(fā)展也具有深遠意義。 大視場可視化系統(tǒng)由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使細節(jié)得到充分地展現(xiàn)。為了在曲面屏幕上正確的顯示圖像，需要在投影前實時地對圖像進行幾何校正和邊緣融合。而現(xiàn)場可編程門陣列(FPGA)則是用硬件處理實時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理技術是世界范圍內(nèi)廣泛關注的研究領域。 本課題的主要工作就是設計一個以FPGA為核心的硬件系統(tǒng)，該系統(tǒng)可對高分辨率高刷新率(1024*768@60Hz)的視頻圖像實時地進行幾何校正和邊緣融合。 論文首先介紹了圖像處理的幾何原理，然后提出了基于FPGA的大視場實時圖像融合處理系統(tǒng)的設計方案和模塊功能劃分。系統(tǒng)分為算法與軟件設計，硬件電路設計和FPGA邏輯設計三個大的部分。本論文主要負責FPGA的邏輯設計。圍繞FPGA的邏輯設計，論文先介紹了系統(tǒng)涉及的關鍵技術，以及使用Verilog語言進行邏輯設計的基本原則。 論文重點對FPGA內(nèi)部模塊設計進行了詳細的闡述。仲裁與控制模塊是頂模塊的主體部分，主要實現(xiàn)系統(tǒng)狀態(tài)機和時序控制；參數(shù)表模塊主要實現(xiàn)SDRAM存儲器的控制器接口，用于圖像處理時讀取參數(shù)信息。圖像處理模塊是整個系統(tǒng)的核心，通過調(diào)用FPGA內(nèi)嵌的XtremeDSP模塊，高速地完成對圖像數(shù)據(jù)的乘累加運算。最后論文提出并實現(xiàn)了一種基于PicoBlaze核的12C總線接口用于配置FPGA外圍芯片。 經(jīng)過對寄存器傳輸級VerilogHDL代碼的綜合和仿真，結果表明，本文所設計的系統(tǒng)可以應用在大視場可視化系統(tǒng)中完成對高分辨率高幀率圖像的實時處理。
標簽： FPGA 實時圖像 處理系統(tǒng)
上傳時間： 2013-05-19
上傳用戶：戀天使569
本文介紹了直接數(shù)字頻率合成器(DDS)的工作原理及基本結構，在此基礎上推導了它的理想頻譜，分析了DDS雜散的來源及抑制雜散的常用方法；重點研究了DDS中累加器和波形存儲表的設計。針對DDS輸入數(shù)據(jù)刷新率低的特點，雙層累加...
標簽： 數(shù)字頻率合成器
上傳時間： 2013-06-03
上傳用戶：SimonQQ
多抽樣率信號處理是現(xiàn)代信號處理理論的一個重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進一步研究了多抽樣率系統(tǒng)的高效實現(xiàn)理論...
標簽： FPGA 抽樣 數(shù)字信號處理
上傳時間： 2013-07-05
上傳用戶：JIUSHICHEN
多抽樣率信號處理是現(xiàn)代信號處理理論的一個重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進一步研究了多抽樣率系統(tǒng)的高效實現(xiàn)理論和方案。多抽樣率系統(tǒng)需要通過濾波器來改善其性能。本文分析了一般濾波器設計的方法與理論，著重研究了積分梳狀濾波器和半帶濾波器這兩種多抽樣率濾波器，并根據(jù)多抽樣率信號處理的特點以及幾種高效濾波結構和濾波器，利用積分梳狀濾波器和半帶濾波器在FPGA上設計了2～256倍可編程抽取器。為了進一步分析多相結構在多抽樣率信號處理中的應用，使用多相結構設計了具有固定倍數(shù)的內(nèi)插器。在論文的最后，詳細介紹了某型號雷達信號處理機的硬件設計及其FPGA設計。關鍵字：多抽樣率信號處理 抽取 內(nèi)插 多相濾波 積分梳狀濾波器 半帶濾波器
標簽： FPGA 抽樣 數(shù)字信號處理
上傳時間： 2013-06-12
上傳用戶：fxf126@126.com
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設計教學文件
標簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間： 2013-08-20
上傳用戶：lchjng
