亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

數(shù)字鬧鐘

  • 基于FPGA的PWM發(fā)生器的研究與設(shè)計

    PWM(脈沖寬度調(diào)制)是一種利用數(shù)字信號來控制模擬電路的控制技術(shù),廣泛應(yīng)用于電源、電機、伺服系統(tǒng)、通信系統(tǒng)、電子控制器、功率控制等電力電子設(shè)備。PWM技術(shù)在逆變電路中的應(yīng)用最為廣泛,也是變頻技術(shù)的核心,同時在機床,液壓位置控制系統(tǒng)等機械裝置中也發(fā)揮著重要的作用。PWM技術(shù)已經(jīng)成為控制領(lǐng)域的一個熱點,因此研究PWM發(fā)生器對于基礎(chǔ)理論的發(fā)展和技術(shù)的改進都有十分重要的意義。 論文研究的主要內(nèi)容是用任意波形作為調(diào)制信號通過特定的方法來產(chǎn)生所需要的PWM波形,任意波形的合成和PWM波形的生成是兩個主要任務(wù)。任意波形的合成是課題設(shè)計的一個難點,也是影響系統(tǒng)性能的關(guān)鍵因素之一。論文中波形合成采用直接數(shù)字頻率合成(DDS)技術(shù)來實現(xiàn)。DDS技術(shù)以相位為地址,通過查找離散幅度數(shù)據(jù)進行波形合成,具有輸出波形相位變化連續(xù)、分辨率高、頻率轉(zhuǎn)換速率快的優(yōu)點,而且通過設(shè)置控制字可靈活方便地改變輸出頻率,是目前波形合成的主流方法。 實現(xiàn)PWM發(fā)生器的設(shè)計方法有多種。在綜合比較了單片機、DSP、ARM等常用開發(fā)工具特點的基礎(chǔ)上,本文提出了一種以可編程邏輯器件(PLD)為主體,單片機輔助配合的設(shè)計方法。隨著計算機技術(shù)和微電了技術(shù)的迅速發(fā)展,可編程邏輯器件的集成度和容量越來越大,基于PLD的設(shè)計方法正逐步成為一種主流于段,是近些年來電子系統(tǒng)設(shè)計的一個熱點。整個系統(tǒng)分為模擬波形產(chǎn)生、單片機控制電路、FPGA內(nèi)部功能模塊三大部分。FPGA部分的設(shè)計是以Altera公司的Quartus Ⅱ軟件為開發(fā)平臺,采用VHDL語言為主要輸入手段來完成內(nèi)部各功能模塊的設(shè)計輸入、編譯、仿真等調(diào)試工作,目標載體選用性價比比較高的Altera公司的CycloneⅡ系列的器件;單片機控制電路主要負責(zé)控制字的設(shè)置和顯示,波形數(shù)據(jù)的接受與發(fā)送;用MATLAB軟件完成仟意波形的繪制和模擬任務(wù)。 論文共分五章,詳細介紹了課題的背景、PWM發(fā)生器的發(fā)展和應(yīng)用以及選題的目的和意義等,論述了系統(tǒng)設(shè)計方案的可行性,對外圍電路和FPAG內(nèi)部功能模塊的設(shè)計方法進行了具體說明,并對仿真結(jié)果、系統(tǒng)的性能、存在的問題和改進方法等進行了分析和闡述。整個設(shè)計滿足PWM發(fā)生器的任務(wù)和功能要求,設(shè)計方法可行。

    標簽: FPGA PWM 發(fā)生器

    上傳時間: 2013-06-03

    上傳用戶:a155166

  • OFDM系統(tǒng)的定時和頻率同步的實現(xiàn)

    正交頻分復(fù)用技術(shù)(OFDM)是未來寬帶無線通信中的關(guān)鍵技術(shù)。隨著用戶對實時多媒體業(yè)務(wù),高速移動業(yè)務(wù)需求的迅速增加,OFDM由于其頻譜效率高,抗多徑效應(yīng)能力強,抗干擾性能好等特點,該技術(shù)正得到了廣泛的應(yīng)用。 OFDM系統(tǒng)的子載波之間必須保持嚴格的正交性,因此對符號定時和載波頻偏非常敏感。本課題的主要任務(wù)是分析各種算法的性能的優(yōu)劣,選取合適的算法進行FPGA的實現(xiàn)。 本文首先簡要介紹了無線信道的傳輸特性和OFDM系統(tǒng)的基本原理,進而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點,決定采用數(shù)據(jù)輔助式同步算法來解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問題。最后部分進行了算法的實現(xiàn)和仿真,所有實現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號和前導(dǎo)字的結(jié)構(gòu)進行。 本文的主要工作:(1)采用自相關(guān)和互相關(guān)聯(lián)合檢測算法同時完成幀到達檢測和符號同步估計,只用接收數(shù)據(jù)的符號位做相關(guān)運算,有效地解決了判決門限需要變化的問題,同時也減少了資源的消耗;(2)在時域分數(shù)倍頻偏估計時,利用基于流水線結(jié)構(gòu)的Cordic模塊計算長前導(dǎo)字共軛相乘后的相角,求出分數(shù)倍頻偏的估計值;(3)采用滑動窗口相關(guān)求和的方法估計整數(shù)倍頻偏值,在此只用頻域數(shù)據(jù)的符號位做相關(guān)運算,有效地解決了傳統(tǒng)算法估計速度慢的缺點,同時也減少了資源的消耗。

    標簽: OFDM 定時 同步的

    上傳時間: 2013-05-23

    上傳用戶:宋桃子

  • 基于FPGA的PCI總線接口橋接邏輯

    隨著信息技術(shù)的發(fā)展,數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用,這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低,嚴重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當(dāng)今最流行的計算機局部總線。但是,由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點,常常需要專用的接口芯片作為橋接,為了解決這一系列問題,本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案,支持PCI突發(fā)訪問方式,突發(fā)長度為8至128個雙字長度,核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8,容量為6000個邏輯宏單元,速度為-8,編譯后系統(tǒng)速度可以達到80MHz,取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面,特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法,著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式,采用模塊化的方法設(shè)計了內(nèi)部控制邏輯,并進行了相關(guān)的時序仿真和邏輯驗證,硬件需要軟件的配合才能實現(xiàn)其功能,因此設(shè)備驅(qū)動程序的設(shè)計是一個重要部分,論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù),對PCI數(shù)據(jù)采集卡進行了整體方案的設(shè)計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。

    標簽: FPGA PCI 總線接口 橋接

    上傳時間: 2013-05-22

    上傳用戶:彭玖華

  • 基于FPGA的數(shù)字合成信號發(fā)生器

    直接數(shù)字頻率合成(DDS)技術(shù)采用全數(shù)字的合成方法,所產(chǎn)生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點。 在理論上對DDS的原理及其輸出信號的性能進行了分析,采用FPGA實現(xiàn)了任意波形發(fā)生器,能夠產(chǎn)生三角波、鋸齒波、調(diào)頻波、調(diào)相波、調(diào)幅波和碎發(fā)等十幾種波形,并能通過串行口下載任意波形。在設(shè)計頻率調(diào)制電路時采用了頻率字運算單元和相位累加器相結(jié)合的結(jié)構(gòu),該方法既可實現(xiàn)寬帶線性調(diào)頻,又可實現(xiàn)非線性調(diào)頻。完成了軟件和硬件的設(shè)計和調(diào)試。對實驗樣機進行了測試,結(jié)果表明性能指標達到了設(shè)計要求。

    標簽: FPGA 數(shù)字 合成 信號發(fā)生器

    上傳時間: 2013-05-26

    上傳用戶:1234567890qqq

  • 可重構(gòu)24bit音頻過采樣DAC的FPGA

    基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號轉(zhuǎn)換為高精度的模擬信號(大于等于16位)。采用這一架構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點,例如極低的失配噪聲和更高的可靠性,便于實現(xiàn)嵌入式集成等,最重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量,音頻轉(zhuǎn)換,汽車電子等領(lǐng)域有著廣泛的應(yīng)用價值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實現(xiàn)了一個具有高精度的數(shù)模轉(zhuǎn)換器,在24比特的輸入信號下,達到了約150dB的信噪比。作為一個靈活的音頻DAC實現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理,接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數(shù)據(jù),具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設(shè)計與實現(xiàn)存在較大的難度。本文綜合大量文獻中的經(jīng)驗原則和方法,闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計流程;并據(jù)此設(shè)計了達到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實現(xiàn)結(jié)構(gòu)。分析表明,與其他常見的∑-△調(diào)制器實現(xiàn)結(jié)構(gòu)相比,本方案具有結(jié)構(gòu)簡單、運算單元少等優(yōu)點;此外在同樣信號采樣率下,調(diào)制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成,可以達到最高128倍的過采樣比,同時具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計中采用了CSD編碼,使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu),讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實現(xiàn)對于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調(diào)制器的重構(gòu),則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式,滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前,該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實現(xiàn)和驗證。測試表明,對于從32kHz到192kHz的不同輸入信號,該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特數(shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。

    標簽: FPGA bit DAC 24

    上傳時間: 2013-07-08

    上傳用戶:從此走出陰霾

  • 單片機多功能調(diào)試助手V1.5.8

    單片機多功能調(diào)試助手一款集串口/USB/網(wǎng)絡(luò)調(diào)試、進制轉(zhuǎn)換、字模與數(shù)碼管字型碼制作、常用校驗值計算、UNICODE碼轉(zhuǎn)換、位圖輸出C文件等眾多功能于一身的綜合型調(diào)試軟件,最值得慶幸的是該軟件會一直保持更新,并支持在線升級功能,這樣大家手頭上的單片機多功能調(diào)試助手總是最新的! 單片機多功能調(diào)試助手與其他調(diào)試軟件有什么優(yōu)勢: 1) 一直保持為單文件狀態(tài),不會因為需要保存配置信息而創(chuàng)建其他其他文件,所以該軟件非常容易攜帶。 2) 一直體貼著開發(fā)者,所有重要的配置在關(guān)閉該軟件時將會得到保存,重啟軟件后會重新導(dǎo)入以前的配置信息,免去重復(fù)選擇或填入數(shù)據(jù)的操作。 3) 集成了串口/USB/網(wǎng)絡(luò)調(diào)試功能,并在串口/USB/網(wǎng)絡(luò)調(diào)試的過程中,該軟件提供了監(jiān)視和多項發(fā)送功能。通過使用監(jiān)視端口的功能就可以清晰地分辨出發(fā)送與接收的數(shù)據(jù)的順序;通過使用多項發(fā)送功能就可以省去重復(fù)刪除或填寫待發(fā)送數(shù)據(jù)的步驟。 4) 在線升級功能是該軟件的最得意之處,理所當(dāng)然地也是開發(fā)者最倍受關(guān)注的功能。

    標簽: 單片機 多功能 調(diào)試助手

    上傳時間: 2013-08-01

    上傳用戶:gaojiao1999

  • 基于FPGA的工頻干擾實時濾波技術(shù)

    生物醫(yī)學(xué)信號是源于一個生物系統(tǒng)的一類信號,像心音、腦電、生物序列和基因以及神經(jīng)活動等,這些信號通常含有與生物系統(tǒng)生理和結(jié)構(gòu)狀態(tài)相關(guān)的信息,它們對這些系統(tǒng)狀態(tài)的研究和診斷具有很大的價值。信號拾取、采集和處理的正確與否直接影響到生物醫(yī)學(xué)研究的準確性,如何有效地從強噪聲背景中提取有用的生物醫(yī)學(xué)信號是信號處理技術(shù)的重要問題。    設(shè)計自適應(yīng)濾波器對帶有工頻干擾的生物醫(yī)學(xué)信號進行濾波,從而消除工頻干擾,獲得最佳的濾波效果是本研究要解決的問題。生物醫(yī)學(xué)信號具有信號弱、噪聲強、頻率范圍較低、隨機性強等特點。由于心電(electrocardiogram,ECG)信號的確定性、穩(wěn)定性、規(guī)則性都比其他生物信號高,便于準確評估和檢測濾波效果,本研究采用ECG信號作為原始的模板信號。    本研究將新的電子芯片技術(shù)與現(xiàn)代信號處理技術(shù)相結(jié)合,從過去單一的軟件算法研究,轉(zhuǎn)向軟件與硬件結(jié)合,從而提高自適應(yīng)速度和精度,而且可以使系統(tǒng)的開發(fā)周期縮短、成本降低、容易升級和變更。    采用現(xiàn)場可編程邏輯器件(Field Programmable Gate Array,F(xiàn)PGA)作為新的ECG快速提取算法的硬件載體,加快信號處理的速度。為了將ECG快速提取算法轉(zhuǎn)換為常用的適合于FPGA芯片的定點數(shù)算法,研究中詳細分析了定點數(shù)的量化效應(yīng)對自適應(yīng)噪聲消除器的影響,以及對浮點數(shù)算法和定點數(shù)算法的復(fù)合自適應(yīng)濾波器的各種參數(shù)的選擇,如步長因子和字長選擇。研究中以定點數(shù)算法中的步長因子和字長選擇,作為FPGA設(shè)計的基礎(chǔ),利用串并結(jié)合的硬件結(jié)構(gòu)實現(xiàn)自適應(yīng)濾波器,并得到了預(yù)期的效果,準確提取改善后的ECG信號。    研究中,在MATLAB(Matrix Laboratry)軟件的環(huán)境下模擬,選取帶有50Hz工頻干擾的不同信噪比的ECG原始信號,在浮點數(shù)情況下,原始信號通過采用最小均方LMS(LeastMean Squares)算法的浮點數(shù)自適應(yīng)濾波器后,根據(jù)信噪比的改善和收斂速度,確定不同的最佳μ值,并在定點數(shù)情況下,在最佳μ值的情況下,原始信號通過采用LMs算法的定點數(shù)自適應(yīng)濾波器后,根據(jù)信噪比的改善效果和采用硬件的經(jīng)濟性,確定最佳的定點數(shù)。并了解LMS算法中步長因子、定點數(shù)字長值對信號信噪比、收斂速度和硬件經(jīng)濟性的影響。從而得出針對含有工頻干擾的不同信噪比的原始ECG,應(yīng)該采用什么樣的μ值和什么樣的定點數(shù)才能對原始ECG的改善和以后的硬件實現(xiàn)取得最佳的效果,并根據(jù)所得到的數(shù)據(jù)和結(jié)果,在FPGA上實現(xiàn)自適應(yīng)濾波器,使自適應(yīng)濾波器能對帶有工頻干擾的ECG原始信號有最佳的濾波效果。

    標簽: FPGA 工頻干擾 濾波技術(shù)

    上傳時間: 2013-04-24

    上傳用戶:gzming

  • 《手把手教你學(xué)單片機的C程序設(shè)計》及實驗程序

    ·《手把手教你學(xué)單片機的C程序設(shè)計》及實驗程序作  者:周興華編著出 版 社:北京航空航天大學(xué)出版社出版時間: 2007-10-1字  數(shù): 570000版  次: 1頁  數(shù): 345印刷時間: 2007/10/01I S B N : 9787811242140包  裝: 平裝內(nèi)容簡介以實踐為主線,以生動短小的實例為靈魂,穿插介紹C語言的語法及其針對單片機的特別定義,使理論與實踐結(jié)合,使讀者掌握單

    標簽: 手把手 單片機 C程序設(shè)計 實驗

    上傳時間: 2013-08-01

    上傳用戶:小楊高1

  • 畢業(yè)設(shè)計英文翻譯

    畢業(yè)設(shè)計英文翻譯,解決畢業(yè)設(shè)計學(xué)校要求的五千字的外文文獻翻譯

    標簽: 畢業(yè)設(shè)計 英文 翻譯

    上傳時間: 2013-04-24

    上傳用戶:xlcky

  • 第16章、Linux網(wǎng)絡(luò)設(shè)備驅(qū)動

    作者:華清遠見嵌入式學(xué)院。《Linux設(shè)備驅(qū)動開發(fā)詳解》第16章、Linux網(wǎng)絡(luò)設(shè)備驅(qū)動。網(wǎng)絡(luò)設(shè)備是完成用戶數(shù)據(jù)包在網(wǎng)絡(luò)媒介上發(fā)送和接收的設(shè)備,它將上層協(xié)議傳遞下來的數(shù)據(jù)包以特定的媒介訪問控制方式進行發(fā)送,并將接收到的數(shù)據(jù)包傳遞給上層協(xié)議。 與字符設(shè)備和塊設(shè)備不同,網(wǎng)絡(luò)設(shè)備并不對應(yīng)于/dev目錄下的文件,應(yīng)用程序最終使用套接字(socket)完成與網(wǎng)絡(luò)設(shè)備的接口。因而在網(wǎng)絡(luò)設(shè)備身上并不能體現(xiàn)出“一切都是文件”的思想。 Linux系統(tǒng)對網(wǎng)絡(luò)設(shè)備驅(qū)動定義了4個層次,這4個層次為網(wǎng)絡(luò)協(xié)議接口層、網(wǎng)絡(luò)設(shè)備接口層、提供實際功能的設(shè)備驅(qū)動功能層和網(wǎng)絡(luò)設(shè)備與媒介層。

    標簽: Linux 網(wǎng)絡(luò)設(shè)備 驅(qū)動

    上傳時間: 2013-05-17

    上傳用戶:小火車啦啦啦

主站蜘蛛池模板: 灵川县| 松潘县| 三门峡市| 鹤岗市| 喜德县| 布拖县| 东丰县| 杭锦后旗| 从江县| 道真| 冀州市| 淮阳县| 那坡县| 昭通市| 上思县| 雅安市| 通化县| 云龙县| 米林县| 荆门市| 象州县| 同德县| 衡南县| 马公市| 山阴县| 喀喇| 敦煌市| 正宁县| 华容县| 文化| 宜州市| 信宜市| 霍林郭勒市| 安新县| 乐东| 澄城县| 木里| 兴义市| 奉新县| 昌宁县| 云龙县|