鼠標鍵盤協議這個文件描述了用于PS/2 鼠標PS/2 鍵盤及AT 鍵盤的接口我將論及物理和電氣接口也包括協議 如果你需要更高級的信息諸如命令數據包的格式或者其他關于鍵盤鼠標的特別細節那么我對這兩 種設備寫了獨立的文件
上傳時間： 2013-12-20
上傳用戶：songnanhua
PS/2 技術參考 這個文件描述了用于PS/2 鼠標PS/2 鍵盤及AT 鍵盤的接口
上傳時間： 2013-11-29
上傳用戶：gxf2016
項目描述: Env_audit is a program that ferrets out everything it can about the environment. It looks for process IDs, UID, GID, signal masks, umask, priority, file descriptors, and environmental variables. It comes with test configurations for anacron, apache, atd, crond, GDB, inittab, logrotate, PHP, pppd, procmail, rsh, rxvt, sendmail, SSH, stunnel, sudo, xinetd, and xterm. env_audit是一個搜索有關環境的所有東西的程序。它查詢進程IDs，UID, GID,信號掩碼，umask,優先權，文件描述符，和環境變量。它提供了用于anacron, apache, atd, crond, GDB, inittab, logrotate, PHP, pppd, procmail, rsh, rxvt, sendmail, SSH, stunnel, sudo, xinetd, 和xterm的測試配置。 類別: Development Status: 5 - Production/Stable Environment: Console (Text Based) Intended Audience: System Administrators License: GNU General Public License (GPL) Operating System: POSIX Topic: Security
標簽： environment everything Env_audit ferrets
上傳時間： 2013-12-02
上傳用戶：qweqweqwe
文件描述了電線電纜載流量的計算方法，研究電纜的朋友可以一看。
上傳時間： 2013-07-11
上傳用戶：pinksun9
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
asap2文件描述，是個很不錯的a2l文件詳細說明-asap2 file description
標簽： ASAP2
上傳時間： 2013-04-24
上傳用戶：dongqiangqiang
第一單 PSPICE使用初步第二章 文本文件描述第三章 電路原理圖程序第四章 模擬計算程序PSPICE及圖形后第五章 信號源模型編輯STMED第六章 模型參數提取PArts第七章 常見問題處理第八章 PSPICE應用。
上傳時間： 2013-12-23
上傳用戶：wendy15
第一單 PSPICE使用初步第二章 文本文件描述第三章 電路原理圖程序第四章 模擬計算程序PSPICE及圖形后第五章 信號源模型編輯STMED第六章 模型參數提取PArts第七章 常見問題處理第八章 PSPICE應用。
上傳時間： 2013-10-29
上傳用戶：libenshu01
主要測試fork和vfork區別的代碼 比較簡單，但是能說明很多問題 讀者可以嘗試對文件描述符的的共享特性進行測試 還有vfork死鎖問題的特性進行測試
上傳時間： 2016-02-29
上傳用戶：www240697738
在學習VxWorks I/O 系統功能的基礎上，了解的基本I/O、緩沖I/O 及格式化I/O、文件描述符、標準輸入/輸出/錯誤設備的使用。對VxWorks I/O 系統中常用的API 有較為深入的理解。實踐者對I/O 系統的理解和使用的熟練程度將影響后續實踐環節進行順利與否。通過I/O 系統API 與應用程序交互，能方便地對所調試的系統進行監控，是實時嵌入環境軟硬件開發的主要手段之一。實現終端顯示的秒表。精確到1/10 秒。可鍵盤控制暫停/繼續計時/復位功能。
標簽： VxWorks
上傳時間： 2013-12-26
上傳用戶：haohaoxuexi
