本文在深入研究MIL-STD-1553B總線傳輸協(xié)議以及國(guó)外協(xié)議芯片設(shè)計(jì)方法的基礎(chǔ)上,結(jié)合目前較流行的EDA技術(shù),基于Xilinx公司Virtex-II系列FPGA完成了1553B總線接口協(xié)議設(shè)計(jì)實(shí)現(xiàn),并自行設(shè)計(jì)實(shí)驗(yàn)板將所做的設(shè)計(jì)進(jìn)行了驗(yàn)證。論文從專用芯片實(shí)現(xiàn)的具體功能出發(fā),結(jié)合自頂向下的設(shè)計(jì)思想,給出基于FPGA的總線接口協(xié)議設(shè)計(jì)的總體方案,并根據(jù)功能的需求完成了模塊化設(shè)計(jì)。文章重點(diǎn)介紹基于FPGA的總線控制器(BC)、遠(yuǎn)程終端(RT)、總線監(jiān)視器(MT)三種類型終端設(shè)計(jì),詳細(xì)給出其設(shè)計(jì)邏輯框圖、引腳說(shuō)明及關(guān)鍵模塊的仿真結(jié)果,最終通過(guò)工作方式選擇信號(hào)以及其它控制信號(hào)將三種終端結(jié)合起來(lái)以達(dá)到通用接口的功能。本設(shè)計(jì)使用硬件描述語(yǔ)言(VHDL)進(jìn)行描述,在此基礎(chǔ)上使用Xilinx專用開(kāi)發(fā)工具對(duì)設(shè)計(jì)進(jìn)行綜合、布局布線等,最終下載到FPGA芯片XC2V2000中進(jìn)行實(shí)現(xiàn)。 文章最后通過(guò)自行搭建的硬件平臺(tái)對(duì)所做的設(shè)計(jì)進(jìn)行詳細(xì)的測(cè)試驗(yàn)證,選擇ADSP21161作為主處理器,對(duì)。FPGA芯片進(jìn)行初始化配置以及數(shù)據(jù)的輸入輸出控制,同時(shí)利用示波器觀測(cè)FPGA的輸出,完成系統(tǒng)的硬件測(cè)試。測(cè)試結(jié)果表明本文的設(shè)計(jì)方案是合理、可行的。
標(biāo)簽: 1553B 總線接口 技術(shù)研究
上傳時(shí)間: 2013-08-03
上傳用戶:kennyplds
為了滿足外圍設(shè)備之間、外圍設(shè)備與主機(jī)之間高速數(shù)據(jù)傳輸,Intel公司于1991年提出PCI(Peripheral Component Interconnect)總線的概念,即周邊器件互連。因?yàn)镻CI總線具有極高的數(shù)據(jù)傳輸率,所以在數(shù)字圖形、圖像和語(yǔ)音處理以及高速數(shù)據(jù)采集和處理等方面得到了廣泛的應(yīng)用。 本論文首先對(duì)PCI總線協(xié)議做了比較深刻的分析,從設(shè)計(jì)要求和PCI總線規(guī)范入手,采用TOP-DOWN設(shè)計(jì)方法完成了PCI總線接口從設(shè)備控制器FPGA設(shè)計(jì)的功能定義:包括功能規(guī)范、性能要求、系統(tǒng)環(huán)境、接口定義和功能描述。其次從簡(jiǎn)化設(shè)計(jì)、方便布局的角度考慮,完成了系統(tǒng)的模塊劃分。并結(jié)合設(shè)計(jì)利用SDRAM控制器來(lái)驗(yàn)證PCI接口電路的性能。 然后通過(guò)PCI總線接口控制器的仿真、綜合及硬件驗(yàn)證的描述介紹了用于FPGA功能驗(yàn)證的硬件電路系統(tǒng)的設(shè)計(jì),驗(yàn)證系統(tǒng)方案的選擇,并描述了PCI總線接口控制器的布局布線結(jié)果以及硬件驗(yàn)證的電路設(shè)計(jì)和調(diào)試方法。通過(guò)編寫測(cè)試激勵(lì)程序完成了功能仿真,以及布局布線后的時(shí)序仿真,并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行測(cè)試,證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能。 最后,介紹了利用驅(qū)動(dòng)程序開(kāi)發(fā)工具DDK軟件進(jìn)行軟件設(shè)計(jì)與開(kāi)發(fā)的過(guò)程。完成系統(tǒng)設(shè)計(jì)及模塊劃分后,使用硬件描述語(yǔ)言(VHDL)描述系統(tǒng),并驗(yàn)證設(shè)計(jì)的正確性。
上傳時(shí)間: 2013-07-15
上傳用戶:1134473521
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的,己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠家普遍采納并作為標(biāo)準(zhǔn)視頻接口,主要用在非線性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機(jī)等場(chǎng)合。 以往的SDI接口在實(shí)現(xiàn)方法上有成本高、靈活性低等缺點(diǎn),針對(duì)這些不足,本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上,提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計(jì)方案,并使用SOPC Builder構(gòu)成一個(gè)Nios II處理器系統(tǒng),將SDI接口以IP核形式嵌入到FPGA內(nèi)部,從而提高系統(tǒng)的集成度,使之具有視頻數(shù)據(jù)處理速度快、實(shí)時(shí)性強(qiáng)、性價(jià)比高的特點(diǎn)。具體研究?jī)?nèi)容包括: 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上,提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計(jì)方法,完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動(dòng)電路、均衡電路、電源電路等硬件電路設(shè)計(jì)。 2.采用軟邏輯方法實(shí)現(xiàn)SDI接口的傳輸功能,進(jìn)行了具體的模塊化設(shè)計(jì)與仿真。 3.引入Nios II嵌入式軟核處理器對(duì)數(shù)據(jù)進(jìn)行處理,設(shè)計(jì)了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片,通過(guò)發(fā)送和接收電路的共同作用,能夠完成標(biāo)清數(shù)字視頻信號(hào)的傳輸,初步確立了以SDI接口為數(shù)據(jù)源的視頻信號(hào)傳輸系統(tǒng)的整體模式和框架。
上傳時(shí)間: 2013-04-24
上傳用戶:標(biāo)點(diǎn)符號(hào)
簡(jiǎn)單介紹了ADS7843的功能特點(diǎn)和工作原理,探討了ADS7843觸摸屏接口芯片的模式選擇和應(yīng)用技巧最后給出了基于該系統(tǒng)的一個(gè)實(shí)際使用方案.
上傳時(shí)間: 2013-06-21
上傳用戶:athjac
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實(shí)現(xiàn)。但是這類芯片一般包含許多輔助模塊,而時(shí)常不需要使用完整的UART的功能和輔助功能,或者當(dāng)在FPGA上設(shè)計(jì)時(shí),需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所,接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開(kāi)發(fā)過(guò)程中的實(shí)際需要,設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成,既可以單獨(dú)使用,也可集成到系統(tǒng)芯片中,并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠,其用途廣泛,具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法,整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì),對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接;然后進(jìn)行模塊設(shè)計(jì),設(shè)計(jì)出每個(gè)模塊的功能,并用VHDL語(yǔ)言編寫代碼來(lái)實(shí)現(xiàn)模塊功能;再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真;最后進(jìn)行硬件驗(yàn)證,在Virtex-II開(kāi)發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能,驗(yàn)證了結(jié)果,表明設(shè)計(jì)正確,功能良好,符合設(shè)計(jì)要求。
標(biāo)簽: HCIUART FPGA 藍(lán)牙 控制
上傳時(shí)間: 2013-04-24
上傳用戶:tianyi223
隨著現(xiàn)代計(jì)算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展,可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過(guò)采用FPGA/EDA技術(shù),對(duì)通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成,并利用目前通用計(jì)算機(jī)強(qiáng)大的數(shù)字信息處理能力,可大大簡(jiǎn)化CTI硬件的設(shè)計(jì),降低制造成本,提高系統(tǒng)可靠性。 據(jù)此,本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計(jì)方法,文中對(duì)PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析,對(duì)各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時(shí),論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺(tái)的設(shè)計(jì)原理和基于DriverWorks的WDM驅(qū)動(dòng)程序的設(shè)計(jì)方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開(kāi)發(fā)、調(diào)試完成。測(cè)試結(jié)果表明:1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫、I/O讀寫、存儲(chǔ)器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中,各項(xiàng)性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式:在成幀模式下,信息的有效傳送速率為31×64Kbit/s;在不成幀的模式下,信息的有效傳送速率為2.048Mbit/s。E1輸出口各項(xiàng)參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對(duì)接測(cè)試中,性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國(guó)內(nèi)部分廠家已對(duì)該產(chǎn)品進(jìn)行了多方面的綜合測(cè)試,并計(jì)劃將其應(yīng)用到實(shí)際的生產(chǎn)和研究中。 本論文對(duì)于CTI硬件的設(shè)計(jì)是一項(xiàng)嘗試和革新。測(cè)試和應(yīng)用證明該方法行之有效,符合設(shè)計(jì)目標(biāo),具有較廣闊的應(yīng)用前景。
標(biāo)簽: PCIE1 FPGA 接口設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:lixinxiang
在圖像的實(shí)時(shí)處理中,消除圖像旋轉(zhuǎn)是一項(xiàng)實(shí)用的圖像處理技術(shù),無(wú)論在軍事還是民用設(shè)施中都得以廣泛的應(yīng)用。目前,消除圖像旋轉(zhuǎn)的技術(shù)有機(jī)械式、光學(xué)式、電子式。其中電子消旋發(fā)展最快,也是圖像消旋技術(shù)未來(lái)發(fā)展的趨勢(shì)。 本次課題是應(yīng)海軍某部的要求,為海軍測(cè)量船的圖像觀測(cè)系統(tǒng)消除圖像旋轉(zhuǎn)。本文詳細(xì)研究了視頻信號(hào)的特點(diǎn),提出了利用FPGA和DSPs為主架構(gòu)的視頻圖像處理平臺(tái),以EP20K600EBC652—2X為核心處理器的實(shí)時(shí)圖像消旋系統(tǒng)。該平臺(tái)利用旋轉(zhuǎn)算法將原圖像反向旋轉(zhuǎn)相應(yīng)的角度,再用雙線性插值方法進(jìn)行重采樣,從而得到消旋后的圖像。因?yàn)檫@次圖像旋轉(zhuǎn)角度是通過(guò)機(jī)械設(shè)備測(cè)得的,所以是一種機(jī)械加電子的圖像消旋系統(tǒng)。 本文論述了圖像消旋算法及其優(yōu)化,詳細(xì)說(shuō)明整個(gè)系統(tǒng)的設(shè)計(jì)思路,及其軟硬件實(shí)現(xiàn),包括PCB設(shè)計(jì),DSPs的軟硬件開(kāi)發(fā)以及FPGA的相關(guān)設(shè)計(jì)。目前,系統(tǒng)已正常工作,實(shí)現(xiàn)了圖像的實(shí)時(shí)消旋的目標(biāo)。
上傳時(shí)間: 2013-08-05
上傳用戶:DanXu
隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大,實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場(chǎng)可編程門陣列)的特點(diǎn)使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟(jì)、靈活、方便。 本文設(shè)計(jì)了一種以FPGA為工作核心,并實(shí)現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個(gè)系統(tǒng)采用了自頂向下的設(shè)計(jì)方案,先把系統(tǒng)分成了三大塊,即圖像采集、PCI接口和圖像壓縮,然后分別設(shè)計(jì)各個(gè)大模塊中的子模塊。 首先,利用FPGA對(duì)專用視頻轉(zhuǎn)換器SAA7111A進(jìn)行控制,因?yàn)镾AA7111A是采用IC總線模塊,從而完成了對(duì)SAA7111A的控制,并通過(guò)設(shè)計(jì)圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等,實(shí)現(xiàn)把標(biāo)準(zhǔn)的模擬視頻信號(hào)轉(zhuǎn)換成數(shù)字視頻信號(hào)并采集的功能。 其次,在了解PCI規(guī)范的前提下,深入地分析了PCI時(shí)序和地址配置空間等,設(shè)計(jì)了簡(jiǎn)化邏輯的狀態(tài)機(jī),并用VHDL硬件描述語(yǔ)言設(shè)計(jì)了程序,完成了簡(jiǎn)化邏輯的PCI接口設(shè)計(jì)在FPGA芯片內(nèi)部的實(shí)現(xiàn),達(dá)到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能,與傳統(tǒng)的使用PCI專用接口芯片來(lái)實(shí)現(xiàn)的PCI接口比較來(lái)看,更加節(jié)約了系統(tǒng)的邏輯資源,降低了成本,增加了設(shè)計(jì)的靈活性。 再次,設(shè)計(jì)了WINDOWS下對(duì)PCI接口的驅(qū)動(dòng)程序。驅(qū)動(dòng)程序可以選擇不同的方法來(lái)完成,當(dāng)然每個(gè)方法都有自己的特點(diǎn),對(duì)幾種主要設(shè)計(jì)驅(qū)動(dòng)程序的方法作以比較之后,本文選擇了使用DRIVER WORKS工具來(lái)完成。通過(guò)對(duì)配置空間的設(shè)計(jì)、系統(tǒng)端口和內(nèi)存映射的設(shè)計(jì)、中斷服務(wù)的設(shè)計(jì)等,用VC++語(yǔ)言編寫了驅(qū)動(dòng)程序。 最后,考慮到增加系統(tǒng)的實(shí)用性和完備性,還填加設(shè)計(jì)了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后,再額外地把采集來(lái)的視頻數(shù)據(jù)通過(guò)另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲(chǔ)到硬盤中。本系統(tǒng)中,這部分設(shè)計(jì)是利用Altera公司提供的IP核來(lái)完成壓縮的,同時(shí)還用VHDL語(yǔ)言在FPGA上設(shè)計(jì)了IDE硬盤接口,使壓縮后的數(shù)據(jù)存儲(chǔ)到硬盤中。
上傳時(shí)間: 2013-06-01
上傳用戶:程嬰sky
8051處理器自誕生起近30年來(lái),一直都是嵌入式應(yīng)用的主流處理器,不同規(guī)模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產(chǎn)品。該處理器極具靈活性,可讓開(kāi)發(fā)者自行定義部分指令,量身訂制所需的功能模塊和外設(shè)接口,而且有標(biāo)準(zhǔn)版和經(jīng)濟(jì)版等多種版本可供選擇,可讓設(shè)計(jì)人員各取所需,實(shí)現(xiàn)更高性價(jià)比的結(jié)構(gòu)。如此多的優(yōu)越性使得8051處理器牢固地占據(jù)著龐大的應(yīng)用市場(chǎng),因此研究和發(fā)展8051及與其兼容的接口具有極大的應(yīng)用前景。在眾多8051的外設(shè)接口中,I2C總線接口扮演著重要的角色。通用的12C接口器件,如帶12C總線的RAM,ROM,AD/DA,LCD驅(qū)動(dòng)器等,越來(lái)越多地應(yīng)用于計(jì)算機(jī)及自動(dòng)控制系統(tǒng)中。因此,本論文的根本目的就是針對(duì)如何在8051內(nèi)核上擴(kuò)展I2C外設(shè)接口進(jìn)行較深入的研究。 本課題項(xiàng)目采用可編程技術(shù)來(lái)開(kāi)發(fā)805l核以及12C接口。由于8051內(nèi)核指令集相容,我們能借助在現(xiàn)有架構(gòu)方面的經(jīng)驗(yàn),發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢(shì),較快地完成設(shè)計(jì)。在8051核模塊里,我們主要實(shí)現(xiàn)中央處理器、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、并行接口、串行接口和中斷系統(tǒng)等七大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線,這些都是標(biāo)準(zhǔn)8051核所具有的模塊。在其之上我們?cè)偾度?2C的串行通信模塊,采用自下而上的方法,逐次實(shí)現(xiàn)一位的收發(fā)、一個(gè)字節(jié)的收發(fā)、一個(gè)命令的收發(fā),直至實(shí)現(xiàn)I2C的整個(gè)通信協(xié)議。 8051核及I2C總線的研究通過(guò)可編程邏輯器件和一塊外圍I2C從設(shè)備TMPl01來(lái)驗(yàn)證。本課題的最終目的是可編程邏輯器件實(shí)現(xiàn)的8051核成功并高效地控制擴(kuò)展的12C接口與從設(shè)備TMPl01通信。 用EP2C35F672C6芯片開(kāi)發(fā)的12C接口,數(shù)據(jù)的傳輸速率由該芯片嵌入8051微處理的時(shí)鐘頻率決定。經(jīng)測(cè)試其傳輸速率可達(dá)普通速率和快速速率。 目前集成了該12C接口的8051核已經(jīng)在工作中投入使用,主要用于POS設(shè)備的用戶數(shù)據(jù)加密及對(duì)設(shè)備溫度的實(shí)時(shí)控制。雖然該設(shè)備尚未大批量投產(chǎn),但它已成功通過(guò)PCI(PaymentCardIndustry)協(xié)會(huì)認(rèn)證。
標(biāo)簽: FPGA 8051 I2C 內(nèi)核
上傳時(shí)間: 2013-06-18
上傳用戶:731140412
隨著信息技術(shù)的發(fā)展,數(shù)字信號(hào)的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來(lái)越廣泛的應(yīng)用,這些應(yīng)用中對(duì)數(shù)字信號(hào)的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號(hào)傳輸效率低,嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開(kāi)放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。但是,由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn),常常需要專用的接口芯片作為橋接,為了解決這一系列問(wèn)題,本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實(shí)現(xiàn)方案,支持PCI突發(fā)訪問(wèn)方式,突發(fā)長(zhǎng)度為8至128個(gè)雙字長(zhǎng)度,核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8,容量為6000個(gè)邏輯宏單元,速度為-8,編譯后系統(tǒng)速度可以達(dá)到80MHz,取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面,特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法,著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式,采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯,并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證,硬件需要軟件的配合才能實(shí)現(xiàn)其功能,因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分,論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開(kāi)發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開(kāi)發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù),對(duì)PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
上傳時(shí)間: 2013-05-22
上傳用戶:彭玖華
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1