時(shí)鐘發(fā)生器是用來(lái)產(chǎn)生時(shí)鐘信號(hào)的器件。常用于數(shù)字產(chǎn)品中,產(chǎn)品中所有的組件將隨著所產(chǎn)生的時(shí)鐘信號(hào)來(lái)同步進(jìn)行運(yùn)算動(dòng)作。數(shù)字產(chǎn)品必須有時(shí)鐘的控制,才能精確處理數(shù)字信號(hào)。若時(shí)鐘不穩(wěn)定,輕則造成數(shù)字信號(hào)傳送上的失誤,重則導(dǎo)致數(shù)字設(shè)備無(wú)法正常運(yùn)作。[1]
FPGA器件在通信、消費(fèi)類電子等領(lǐng)域應(yīng)用越來(lái)越廣泛,隨著FPGA規(guī)模的增大、功能的加強(qiáng)對(duì)時(shí)鐘的要求也越來(lái)越高。在FPGA中嵌入時(shí)鐘發(fā)生器對(duì)解決該問(wèn)題是一個(gè)不錯(cuò)的選擇。本論文首先,描述并分析了電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性;然后討論并分析了電荷泵鎖相環(huán)的小信號(hào)特性和瞬態(tài)...
??
?? 變形金剛
時(shí)鐘發(fā)生器,可以顯示分,秒,小時(shí),下到FPGA上驗(yàn)證過(guò),功能基本正常...
??
?? er1219
基于FPGA的新的DDS+PLL時(shí)鐘發(fā)生器...
??
?? ma1301115706
可編程時(shí)鐘發(fā)生器及CYPRESS公司鎖相環(huán)技術(shù)介紹,對(duì)硬件設(shè)計(jì)有參考價(jià)值!...
??
?? love_stanford
時(shí)鐘發(fā)生器 clkgen 利用外來(lái)時(shí)鐘信號(hào)clk 來(lái)生成一系列時(shí)鐘信號(hào)clk1、fetch、alu_clk 送往CPU的其他部件...
??
?? gdgzhym