FPGA器件在通信、消費(fèi)類電子等領(lǐng)域應(yīng)用越來(lái)越廣泛，隨著FPGA規(guī)模的增大、功能的加強(qiáng)對(duì)時(shí)鐘的要求也越來(lái)越高。在FPGA中嵌入時(shí)鐘發(fā)生器對(duì)解決該問(wèn)題是一個(gè)不錯(cuò)的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環(huán)的小信號(hào)特性和瞬態(tài)特性；并給出了電荷泵鎖相環(huán)器件參數(shù)的計(jì)算表達(dá)式。其次，研究了環(huán)形振蕩器和鎖相環(huán)的相位噪聲特性。由于噪聲性能是時(shí)鐘發(fā)生器設(shè)計(jì)中的關(guān)鍵指標(biāo)，本工作對(duì)此進(jìn)行了較為詳細(xì)的分析。相位噪聲和抖動(dòng)是衡量時(shí)鐘信號(hào)的兩個(gè)主要指標(biāo)。文中從理論上推導(dǎo)了一階鎖相環(huán)的噪聲特性，并建立了由噪聲分析抖動(dòng)和由抖動(dòng)分析噪聲的解析表達(dá)式關(guān)系，并討論了環(huán)路低噪聲設(shè)計(jì)的基本原則。在前面討論和分析的基礎(chǔ)上，利用Hynix0.35umCMOS工藝設(shè)計(jì)了200MHz電荷泵鎖相環(huán)時(shí)鐘發(fā)生器，并進(jìn)行了仿真。設(shè)計(jì)中環(huán)形振蕩器的延遲單元采用replica偏置結(jié)構(gòu)，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結(jié)構(gòu)，增強(qiáng)電路對(duì)電源和襯底噪聲的抑制作用。通過(guò)增加限流管，改善電荷泵中的開(kāi)關(guān)的非理想特性。
資源簡(jiǎn)介：FPGA器件在通信、消費(fèi)類電子等領(lǐng)域應(yīng)用越來(lái)越廣泛，隨著FPGA規(guī)模的增大、功能的加強(qiáng)對(duì)時(shí)鐘的要求也越來(lái)越高。在FPGA中嵌入時(shí)鐘發(fā)生器對(duì)解決該問(wèn)題是一個(gè)不錯(cuò)的選擇。本論文首先，描述并分析了電荷泵鎖相環(huán)時(shí)鐘發(fā)生器的體系結(jié)構(gòu)、組成單元及各單元的非理想特性...
上傳時(shí)間： 2013-04-24
上傳用戶：變形金剛
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬(wàn)門至上千萬(wàn)門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國(guó)內(nèi)市場(chǎng)基本上是國(guó)外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越...
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
資源簡(jiǎn)介：此為鎖相環(huán)函數(shù)發(fā)生器 包括鍵盤掃描程序 頻率顯示程序 波形顯示程序等等
上傳時(shí)間： 2014-01-25
上傳用戶：fnhhs
資源簡(jiǎn)介：本文在說(shuō)明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并 給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過(guò)程，最后對(duì)一些有關(guān)的問(wèn)題進(jìn)行了討論。
上傳時(shí)間： 2014-01-10
上傳用戶：asddsd
資源簡(jiǎn)介：在過(guò)去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬(wàn)等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來(lái)越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)...
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
資源簡(jiǎn)介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過(guò)程和設(shè)計(jì)思想
上傳時(shí)間： 2013-08-13
上傳用戶：fqscfqj
資源簡(jiǎn)介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問(wèn)題,提出一種非常適合于高頻感應(yīng)加熱的 新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來(lái)實(shí)現(xiàn)。最后利 用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性。整...
上傳時(shí)間： 2014-01-11
上傳用戶：AbuGe
資源簡(jiǎn)介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過(guò)程和設(shè)計(jì)思想
上傳時(shí)間： 2017-02-11
上傳用戶：evil
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2013-08-07
上傳用戶：2467478207
資源簡(jiǎn)介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時(shí)間： 2013-08-19
上傳用戶：Huge_Brother
資源簡(jiǎn)介：針對(duì)高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問(wèn)題,提出一種非常適合于高頻感應(yīng)加熱的\r\n新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)字電路來(lái)實(shí)現(xiàn)。最后利\r\n用仿真波形驗(yàn)證該設(shè)計(jì)的合理性和有效性...
上傳時(shí)間： 2013-08-22
上傳用戶：nairui21
資源簡(jiǎn)介：數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明...
上傳時(shí)間： 2013-11-15
上傳用戶：yjj631
資源簡(jiǎn)介：系統(tǒng)地分析鎖相環(huán)相位噪聲
上傳時(shí)間： 2013-05-24
上傳用戶：eeworm
資源簡(jiǎn)介：系統(tǒng)地分析鎖相環(huán)相位噪聲
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊(cè)-9138M 系統(tǒng)地分析鎖相環(huán)相位噪聲-386頁(yè)-5.8M.pdf
上傳時(shí)間： 2013-06-21
上傳用戶：qw12
資源簡(jiǎn)介：數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明...
上傳時(shí)間： 2013-10-22
上傳用戶：emhx1990
資源簡(jiǎn)介：用verilog語(yǔ)言編寫的全數(shù)字鎖相環(huán)的源代碼,基于FPGA平臺(tái)
上傳時(shí)間： 2015-06-13
上傳用戶：wanqunsheng
資源簡(jiǎn)介：FPGA內(nèi)嵌的BRAM資源很少，此代碼為DRAM代碼風(fēng)格，可以極大程度上減少FPGA內(nèi)嵌資源的消耗。txt文檔中含源代碼，直接粘成vhdl即可
上傳時(shí)間： 2015-11-29
上傳用戶：asddsd
資源簡(jiǎn)介： 介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機(jī)載雷達(dá)信號(hào)處理嵌入式系統(tǒng)的設(shè)計(jì)方案及設(shè)計(jì)實(shí)現(xiàn)。 采用標(biāo)準(zhǔn)的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實(shí)時(shí)性強(qiáng)、集成度高以及軟硬件可編程易于系統(tǒng) 擴(kuò)展及重構(gòu)的特點(diǎn)。
上傳時(shí)間： 2016-05-11
上傳用戶：youmo81
資源簡(jiǎn)介：關(guān)于在FPGA或CPLD鎖相環(huán)PLL原理與應(yīng)用,介紹用FPGA的分頻技術(shù).
上傳時(shí)間： 2016-05-12
上傳用戶：edisonfather
資源簡(jiǎn)介：FPGA彈弓無(wú)線呼叫系統(tǒng)分發(fā)射和接收兩大部分。發(fā)射部分采用鎖相環(huán)式頻率合成器技術(shù)
上傳時(shí)間： 2016-05-29
上傳用戶：youmo81
資源簡(jiǎn)介：分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先...
上傳時(shí)間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡(jiǎn)介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時(shí)間： 2013-12-25
上傳用戶：dyctj
資源簡(jiǎn)介：介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實(shí)現(xiàn)方法,并給出整個(gè)數(shù)字鎖相環(huán)的實(shí)現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計(jì)正確。
上傳時(shí)間： 2016-08-12
上傳用戶：xiaoyunyun
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)，開(kāi)發(fā)環(huán)境為ISE
上傳時(shí)間： 2013-12-18
上傳用戶：tb_6877751
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2014-01-12
上傳用戶：13160677563
資源簡(jiǎn)介：小數(shù)分頻技術(shù)解決了鎖相環(huán)頻率合成器中的頻率分辨率和轉(zhuǎn)換時(shí)間的矛盾, 但是卻引入了嚴(yán)重的相位噪聲, 傳統(tǒng)的相位補(bǔ)償方法由于對(duì)Aö D 等數(shù)字器件的要求很高并具有滯后性實(shí)現(xiàn)難度較大。$2 調(diào)制器對(duì)噪聲具有整形的功 能, 因而將多階的$2 調(diào)制器用于小數(shù)分頻...
上傳時(shí)間： 2017-01-04
上傳用戶：498732662
資源簡(jiǎn)介：數(shù)字鑒相器,數(shù)字鎖相環(huán)頻率合成系統(tǒng)FPGA的實(shí)現(xiàn),很有借鑒價(jià)值
上傳時(shí)間： 2017-01-08
上傳用戶：cursor
資源簡(jiǎn)介：基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
上傳時(shí)間： 2014-01-02
上傳用戶：cylnpy
資源簡(jiǎn)介：介紹了一種采用N 先于M 環(huán)路濾波器的全數(shù)字鎖相環(huán)的設(shè)計(jì)實(shí)現(xiàn)。這種全數(shù)字鎖 相環(huán)采用了N 先于M 環(huán)路濾波器，可以達(dá)到濾除噪聲干擾的目的。文中講述了這種全數(shù)字鎖相環(huán)的結(jié)構(gòu)和工作原理，提出了各單元電路的設(shè)計(jì)和實(shí)現(xiàn)方法，并給出了關(guān)鍵部件的VHDI 代碼，最...
上傳時(shí)間： 2017-08-18
上傳用戶：love_stanford
