在工業(yè)控制領域，多種現(xiàn)場總線標準共存的局面從客觀上促進了工業(yè)以太網技術的迅速發(fā)展，國際上已經出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網協(xié)議。將傳統(tǒng)的商用以太網應用于工業(yè)控制系統(tǒng)的現(xiàn)場設備層的最大障礙是以太網的非實時性，而實現(xiàn)現(xiàn)場設備間的高精度時鐘同步是保證以太網高實時性的前提和基礎。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網絡通訊、局部計算和分布式對象等多項技術，適用于所有通過支持多播的局域網進行通訊的分布式系統(tǒng)，特別適合于以太網，但不局限于以太網。PTP協(xié)議能夠使異質系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網絡和局部計算資源，在最好情況下能達到系統(tǒng)級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅動層，其同步精度能夠達到微秒級。現(xiàn)場設備間微秒級的同步精度雖然已經能滿足大多數(shù)工業(yè)控制系統(tǒng)對設備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠?；谇度胧杰浖臅r鐘同步方法受限于操作系統(tǒng)中斷響應延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。 本文設計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網絡，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網上能夠達到亞微秒級的同步精度。
上傳時間： 2013-08-04
上傳用戶：hn891122
本文首先介紹了步進電機的細分電流控制策略(實質是細分控制函數(shù)發(fā)生器)，然后討論了圓弧插 補產生步進電機細分電流的控制方法。最后介紹一 個行之有效的優(yōu)化修正方法—— 加權補償法。
上傳時間： 2013-07-28
上傳用戶：lgs12321
隨著移動終端、多媒體、通信、圖像掃描技術的發(fā)展，圖像應用日益廣泛，壓縮編碼技術對圖像處理中大量數(shù)據的存儲和傳輸至關重要。同時， FPGA單片規(guī)模的不斷擴大，在FPGA芯片內實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)圖像壓縮已成為一種必然趨勢。JPEG靜態(tài)圖像壓縮標準應用非常廣泛，是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現(xiàn)，具有廣闊的應用背景。 論文從實際工程應用出發(fā)，通過設計圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實現(xiàn)。首先闡述JPEG基本模式的壓縮編碼的標準，然后在設計規(guī)劃過程中，采用SOC的設計思想，給出整個系統(tǒng)的內部結構、層次劃分，對各個模塊的HDL實現(xiàn)進行詳細的描述，最后完成整體驗證。方案采用了IP核復用的設計技術，基于Xilinx公司本身的IP核，進行了再次開發(fā)。在研究JPEG標準的核心算法DCT的基礎上，加以改進，設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優(yōu)化，提高了速度，減少占用過多的片內資源。 設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合，最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像，在不同的壓縮等級設置下，均測試通過。仿真驗證的結果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運行，設計在速度和資源利用率方面達到了較優(yōu)的狀態(tài)，能夠滿足一般圖像壓縮的要求。 整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價值。
上傳時間： 2013-04-24
上傳用戶：nairui21
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術中的佼佼者。隨著數(shù)字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產生已經用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現(xiàn)；D/A轉換電路，將數(shù)字形式的幅度碼轉換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設計靈活、速度快，在數(shù)字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結構是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結構、優(yōu)化方法等。重點介紹DDS技術在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
隨著國民經濟的發(fā)展和社會的進步，人們越來越需要便捷的交通工具，從而促進了汽車工業(yè)的發(fā)展，同時汽車發(fā)動機檢測維修等相關行業(yè)也發(fā)展起來。在汽車發(fā)動機檢測維修中，發(fā)動機電腦(Electronic Control．Unit-ECU)檢測維修是其中最關鍵的部分。發(fā)動機電腦根據發(fā)動機的曲軸或凸輪軸傳感器信號控制發(fā)動機的噴油、點火和排氣。所以，維修發(fā)動機電腦時，必須對其施加正確的信號。目前，許多發(fā)動機的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統(tǒng)信號，而是多種復雜波形信號。為了能夠提供這種信號，本文研究并設計了一種能夠產生復雜波形的低成本任意波形發(fā)生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發(fā)生器依據直接數(shù)字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設計現(xiàn)場可編程門陣列(FPGA)的方案實現(xiàn)頻率合成，擴展數(shù)據存儲器存儲波形的量化幅值(波形數(shù)據)，在微控制單元(MCU)的控制與協(xié)調下輸出頻率和相位均可調的信號。 任意波形發(fā)生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統(tǒng)和電源模塊五部分組成。在設計中采用FPGA芯片EPF10K10QC208-4實現(xiàn)DDFS的硬件算法。波形調整及濾波由兩級放大電路來完成：第一級對D/A輸出信號進行調整；第二級完成信號濾波及信號幅值和偏移量的調節(jié)。電源模塊利用三端集成穩(wěn)壓器進行電壓值變換，利用極性轉換芯片ICL7660實現(xiàn)正負極性轉換。 該任意波形發(fā)生器與通用模擬信號源相比具有：輸出頻率誤差小，分辨率高，可產生任意波形，成本低，體積小，使用方便，工作穩(wěn)定等優(yōu)點，十分適合汽車維修行業(yè)使用，具有較好的市場前景。
標簽： FPGA 任意波形發(fā)生器
上傳時間： 2013-05-28
上傳用戶：cylnpy
隨著信息技術和計算機技術的飛速發(fā)展，數(shù)字信號處理已經逐漸發(fā)展成一門關鍵的技術科學。圖像處理作為一種重要的現(xiàn)代技術，己經在通信、航空航天、遙感遙測、生物醫(yī)學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術對相關領域的發(fā)展具有深遠意義。另外，現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程，為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統(tǒng)的測試平臺，對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：a3318966
如今電力電子電路的控制旨在實現(xiàn)高頻開關的計算機控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經濟、高速度、低功耗等優(yōu)勢，又具有全集成化、適用性強，便于開發(fā)和維護(升級)等顯著優(yōu)點。與單片機和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發(fā)展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發(fā)展和應用。 本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實現(xiàn)數(shù)字化變頻調速控制系統(tǒng)的設計方案。該系統(tǒng)能產生三相六路正弦脈寬調制（SPWM）波形；調制頻率范圍為0～4KHZ，分7級控制；16位的速度控制分辨率；載波頻率分8級控制，最高可達24KHZ；系統(tǒng)接口兼容Intel系列和Motorola系列單片機；該系統(tǒng)控制簡單、精確，易修改，可現(xiàn)場編程；同時具有脈沖延時小、最小脈沖刪除、過壓和過流保護功能等特點，可應用于PWM變頻調速系統(tǒng)的全數(shù)字化控制。文中對方案的實現(xiàn)進行了詳細的論述，主要包括系統(tǒng)設計的理論分析，系統(tǒng)結構設計及在FPGA硬件上的實現(xiàn)，最終驗證了該控制系統(tǒng)的可行性和有效性。 數(shù)字化設計是本系統(tǒng)的特點，系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調制波和三角載波比較得到的。設計時，充分結合FPGA器件的結構特點，利用一種改進結構的數(shù)字控制振蕩器（NCO）來產生正弦波樣本，在一定程度上解決了傳統(tǒng)NCO產生正弦波的精度和頻率相互制約的問題；把分時復用數(shù)字通信原理結合到系統(tǒng)的設計中，設計出分時運算電路，使得系統(tǒng)在同步時鐘下，生成三相正弦調制波而不影響系統(tǒng)的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。
標簽： FPGA 變頻調速控制 系統(tǒng)設計
上傳時間： 2013-07-05
上傳用戶：duoshen1989
圖像縮放在圖像處理領域中，發(fā)揮著重要作用。圖像的分辨率調整和格式變換，都需要用到圖像縮放技術。隨著多媒體技術和大規(guī)模集成電路的發(fā)展，利用硬件實現(xiàn)視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實現(xiàn)。傳統(tǒng)的插值算法由于實現(xiàn)原理的局限性，在縮放時容易引起邊緣鋸齒或細節(jié)模糊現(xiàn)象。針對傳統(tǒng)插值算法的這個不足，出現(xiàn)了許多基于邊緣改進的算法。但這些算法一般只能完成2k倍數(shù)插值，無法真正做到基于邊緣的無級縮放。 為了實現(xiàn)基于邊緣改進的無級縮放，本文做了如下五個方面的研究工作： 1.系統(tǒng)回顧了圖像縮放技術，包括傳統(tǒng)圖像縮放技術和多邊緣檢測插值，分析了這些圖像縮放技術的優(yōu)缺點。 2.重點研究了新興的方向多項式插值算法，該算法能夠真正完成基于邊緣改進的無級縮放。 3.提出改進的方向多項式插值算法(IOPI算法)，該算法針對硬件實現(xiàn)，做了兩個方面改進：提出EDV算法，簡化邊緣方向的確定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦區(qū)域縮放效果。其中的EDV算法通過加減、比較模塊，完成邊緣方向的確定。相比原算法中的乘除法、直方圖計算，大大簡化了硬件實現(xiàn)，降低了硬件實現(xiàn)成本。A-Cubic6算法利用查找表簡化了Cubic6點插值算法的實現(xiàn)，而且明顯改善了非邊緣區(qū)域的縮放效果。 4.研究縮放算法與圖像質量的評價方法。比較、分析各算法的軟件仿真結果，得出結論：本文提出的IOPI算法在平坦區(qū)域和邊緣區(qū)域都具有比其它算法更突出的效果。 5.結合實時視頻處理要求，研究了IOPI算法的FPGA實現(xiàn)。已完成最近鄰域插值和A-Cubic6算法的FPGA實現(xiàn)，可以在硬件平臺上穩(wěn)定工作。
上傳時間： 2013-06-05
上傳用戶：2728460838
現(xiàn)代雷達系統(tǒng)廣泛采用脈沖壓縮技術，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數(shù)字信號處理技術的迅猛發(fā)展和廣泛應用，為雷達脈沖壓縮處理的數(shù)字化實現(xiàn)提供了可能。 本文主要研究雷達多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實現(xiàn)。在匹配濾波理論的指導下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM)，非線性調頻信號(NLFM)和Taylor四相碼信號，且技術指標完全滿足實用系統(tǒng)的設計要求。 本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉換器AD10242設計高精度數(shù)據采集電路，為整個脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號輸入電路的優(yōu)化和差分輸入時鐘的產生，以實現(xiàn)高精度采樣。 (2)根據協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個脈壓系統(tǒng)正確穩(wěn)定地工作。同時以該FPGA生成雙口RAM，實現(xiàn)數(shù)據暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進行數(shù)據通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設計輸出板電路，完成數(shù)據對齊、求模和數(shù)據向下一級的輸出，并產生模擬輸出。 (5)調試并改進處理板和輸出板。
標簽： FPGA DSP 多波形 壓縮系統(tǒng)
上傳時間： 2013-06-11
上傳用戶：qq277541717
本文研究特種LCD的圖像處理方法和FPGA實現(xiàn)方案，并研制出基于FPGA的若干實際應用系統(tǒng)，有效地解決目前存在的問題。本文主要研究內容為： (1)給出一種基于彩色空間變換的色彩調整方法，在YCrCb空間內實現(xiàn)亮度和色度分離，避免了RGB空間兩者同時變化造成偏色和失真的現(xiàn)象，并在FPGA內采用流水線結構改進3階矩陣運算的邏輯結構，節(jié)省出2/3的邏輯資源，提高了模塊的最高運行速度。 (2)研究利用FPGA實現(xiàn)圖像實時縮放處理的方法，選擇能夠滿足特種LCD要求的雙線性插值法作為研究對象，實時計算插值系數(shù)dx和dy，并采用流水線結構進行插值計算，僅使用FPGA中的3個雙端口RAM來緩沖圖像數(shù)據，沒有外擴大容量幀存儲器，降低了成本，提高特種LCD的系統(tǒng)兼容性?！ ?3)設計一種針對特種LCD更為簡捷、有效的隔行轉逐行掃描的實現(xiàn)方案，即利用圖像實時縮放的方法，把一場圖像縮放到LCD的分辨率，實現(xiàn)復合視頻圖像在LCD的“滿屏”顯示，改善現(xiàn)有特種LCD在顯示隔行掃描的復合視頻信號時，遇到圖像信息丟失或顯示效果不佳的問題?！ ?4)設計出一種基于字符和位圖的數(shù)字OSD控制核，合理使用分布式RAM和塊RAM兩種邏輯資源來存儲字符和位圖信息，OSD圖像由數(shù)字邏輯自動合成，編程簡單靈活，使特種LCD的參數(shù)調整更加方便?！ ?5)研制成功基于FPGA的特種LCD顯示控制板，能顯示三種分辨率640×480，800×600，1024×768的圖像信號；支持寬范圍的亮度、對比度、顯示位置等參數(shù)的實時調整，并提供全功能的透明OSD菜單進行指示?！ ?6)研制成功基于FPGA的特種LCD圖像調節(jié)板，用于對某型號機載特種LCD進行改造，增加寬范圍的亮度、對比度、圖像顯示位置的實時調整功能，提供無信號輸入檢測與OSD指示功能，提高圖像顯示的性能，通過了環(huán)境溫度試驗與性能測試，并已裝機?！ ?7)研制成功基于DSP和FPGA的圖像采集顯示板，實現(xiàn)了對全分辨率復合視頻信號進行25幀/秒的實時采集和顯示，在DSP內使用“三幀”輪換的圖像數(shù)據緩沖方法提高了系統(tǒng)的實時處理能力，使之能夠完成一定復雜度的實時圖像處理。
上傳時間： 2013-06-12
上傳用戶：ivan-mtk
