懂色av一区二区三区在线播放,麻豆国产欧美一区二区三区r,日韩精品诱惑一区?区三区

時器

基于FPGA的DAB信道編碼器輸入接口的設計與實現

電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業的發展，對我國廣播業開發技術、信號的傳輸質量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現有技術，以滿足人民群眾日益增長的需求。本論文主要分析了現行廣播發射臺的數字廣播激勵器輸入接口的不足之處，根據歐洲ETS300799標準，實現了一種激勵器輸入接口的解決方案，這種方案將復接器送來的ETI(NA,G704)格式的碼流轉換成符合ETS300799標準ETI(NI)的標準碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯編碼，使得信號抗干擾能力大大加強，提高了節目從演播室到發射臺的傳輸質量，特別是實時直播節目要求信號質量比較好時具有更大的作用。本論文利用校驗位為奇數個的RS碼，對可檢不可糾的錯誤發出報警信號，通過其它方法替代原有信號，對音質影響不大，節省了糾正這個錯誤的資源和開發成本。同時，我們采用FPGA硬件開發平臺和VHDL硬件描述語言編寫代碼實現硬件功能，而不采用專用芯片實現功能，使得修改電路和升級變得異常方便，大大提高了開發產品的效率，降低了成本。經過軟件仿真和硬件驗證，本系統已經基本實現了預想的功能，擴展性較好，硬件資源開銷較小，具有實用價值。

標簽： FPGA DAB 信道編碼器

上傳時間： 2013-07-15

上傳用戶：afeiafei309
基于FPGA的DQPSK調制解調器研究與設計

本課題對DQPSK調制解調技術的FPGA實現進行了比較全面的研究，利用DQPSK調制技術實現了碼速200Kbps的調制器。調制載頻3.2MHz、帶寬180KHz、帶外抑制大于45dB，調制器設計達到預定要求。解調器硬件完成，軟件未全部實現，但完成了CIC濾波器、載波跟蹤環、位定時同步、并串轉換等幾個關鍵模塊的設計。對解調器做了實驗測試，驗證了相關模塊設計的正確性，解調器中重要的載波同步功能已能實現。在本文中，主要介紹了DQPSK調制解調技術的FPGA實現。著重對差分編解碼、成形濾波器、Costas載波跟蹤環以及CIC濾波器進行了詳細敘述，對硬件設計則做了簡要的說明，給出了主要電路圖和實物圖。在重要設計環節上，文中進行了比較細致的Matlab仿真及System View仿真，并給出了相關分析與說明。最后，采用VHDL 硬件描述語言對系統進行了設計與實現。文中對位定時同步以及CIC濾波器的可變速設計做了創新與改進。

標簽： DQPSK FPGA 調制解調器

上傳時間： 2013-05-22

上傳用戶：michael52
基于ARM的手持式RFID讀寫器的研究與實現

當代科學技術突飛猛進，極大促進了自動識別技術的發展——條形碼、光學字符識別、磁條(卡)、工C卡、語音識別、視覺識別、RFID等，其中，RFID無疑是最為前沿的自動識別技術，是一種非接觸式的識別技術；同時，隨著另外一項技術——嵌入式技術的飛速發展，機構小巧、性能優越、價格便宜、操作簡便的手持式數據自動讀寫設備發展尤為迅速。具體說來，一款好的手持式RFID讀寫器適用于工作現場，可以供工作人員對現場物品信息進行自動收集，而隨著嵌入式操作系統和網絡技術的應用，使讀寫器不僅有數據采集功能，而且可以對數據進行分析以供管理決策。在這其中，操作系統、芯片、總線、接口技術成為讀寫器的內核，嵌入式系統成為技術的代表。隨著嵌入式操作系統(如linux、wirice.net)的出現，使得軟件開發人員在嵌入式系統和普通pc機上進行應用軟件開發不會感到太大的差別(借助于交叉開發環境，即在pc機上編譯連接，但生成的是目標機代碼)。但是，對于那些應用軟件開發者，往往對某一行業軟件開發比較熟悉卻對硬件有些陌生，熟悉硬件原理(嵌入式處理器架構、部件工作原理等)恰恰是構建一個嵌入式系統所必須的。因此，構建一個性能穩定、持續工作時間長、完善數據接口、方便讀寫器接口的手持式設備成為了當今一個比較熱門的技術領域。本項目就是根據以上事實，先分析了國內外研究現狀，再根據項目需求、生產成本以及RFID應用開發者的要求，決定采用以ARM920T為內核的$3C2410為嵌入式處理器、微軟公司力推的wiIice.net為嵌入式操作系統，設計開發了供RFID應用軟件開發者使用的手持式RFID讀寫器。針對手持式設備的特點和實際要求，對讀寫器軟硬件系統整體結構進行了規劃，完成了時鐘電路、nand flash存儲器接口電路、SDRAM電路、串行接口電路、RFID讀寫模塊接口電路、USB接口電路、無線通信模塊接口電路、LCD/觸摸屏接口電路的設計，并開發了讀寫器的二次發API;在wince.net平臺下，利用platform builder工具定制了適于讀寫器的操作系統，實現了嵌入式操作系統的設計，最后對整個系統進行了測試。

標簽： RFID ARM 手持式讀寫器

上傳時間： 2013-06-21

上傳用戶：yatouzi118
倫茨變頻器8400說明書

倫茨變頻器8400說明書倫茨變頻器8400說明書

標簽： 8400 變頻器說明書

上傳時間： 2013-04-24

上傳用戶：zl5712176
開關電源變換器小信號建模

開關電源變換器ridley的博士論文，很經典

標簽： 開關電源變換器小信號建模

上傳時間： 2013-04-24

上傳用戶：afeiafei309
基于ARM和GPRS技術的第二代身份證無線手持閱讀器的研究

按照公安部規定，我國從 2004 年開始換發第二代居民身份證，預計到 2008 年基本完成第二代居民身份證的換發工作。第二代身份證與第一代身份證最大的區別在于：它的內部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內存儲有姓名、性別等9項信息。本課題設計出一款基于 ARM 和 GPRS 技術的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內 IC 卡信息，并可通過 GPRS 網絡將信息進行無線傳輸。本文以該閱讀器的設計為主線，論述的主要內容如下： 1．介紹了課題背景及意義。全國 9 億第二代身份證的換發，必然帶來各行業對閱讀器的大量需求，而現有閱讀器的弊端促使了對閱讀器做更深入的研究。 2．介紹了相關概念及技術，包括：無線射頻識別技術、ISO/IEC14443 協議、嵌入式系統、ARM、GPRS技術等。 3．詳細介紹了該閱讀器的硬件設計方法，并給出主要硬件模塊電路原理圖及其 PCB 板設計方法，同時也簡單介紹了硬件的焊接和調試過程。 4．詳細介紹了該閱讀器的軟件設計方法，包括：讀卡模塊驅動程序、GPRS 模塊驅動程序、人機對話模塊驅動程序、I/O 口驅動程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運行，對閱讀器進行了各種功能測試，包括：讀卡功能、GPRS 數據傳輸功能、人機接口功能。通過功能測試，該閱讀器能準確讀取第二代身份證內信息并通過GPRS 網絡成功將信息發送出去。該閱讀器與市面上現有的閱讀器相比，具有可脫機操作、無線傳輸、小巧靈便的優點。由于該閱讀器軟件采用模塊化的設計方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應用前景。

標簽： GPRS ARM 身份證無線

上傳時間： 2013-06-10

上傳用戶：爺的氣質
基于ARM控制的新型零電壓零電流全橋DCDC變換器的研制

軟開關技術是電力電子裝置向高頻化、高功率密度化發展的關鍵技術，已成為現代電力電子技術研究的熱點之一。微處理器的出現促進了電力電子變換器的控制技術從傳統的模擬控制轉向數字控制，數字控制技術可使控制電路大為簡化，并能提高系統的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級箝位ZVZCS PWM DC/DC變換器，其反饋控制采用數字化方式。論文分析了該新型變換器的工作原理，推導了變換器各種狀態時的參數計算方程；設計了以ARW芯片LPC2210為核心的數字化反饋控制系統，通過軟件設計實現了PWM移相控制信號的輸出；運用Pspice9.2軟件成功地對變換器進行了仿真，分析了各參數對變換器性能的影響，并得出了變換器的優化設計參數；最后研制出基于該新型拓撲和數字化控制策略的1千瓦移相控制零電壓零電流軟開關電源，給出了其主電路、控制電路、驅動電路、保護電路及高頻變壓器等的設計過程，并在實驗樣機上測量出了實際運行時的波形。理論分析與實驗結果表明：該變換器拓撲能實現超前橋臂的零電壓開關，滯后橋臂的零電流開關；采用ARM微控制器進行數字控制，較傳統的純模擬控制實時反應速度更快、電源穩壓性能更好、外圍電路更簡單、設計更靈活等，為實現智能化數字電源創造了基礎，具有廣泛的應用前景和巨大的經濟價值。

標簽： DCDC ARM 控制全橋

上傳時間： 2013-08-03

上傳用戶：cc1
LDPC碼編碼器FPGA實現研究

LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下，結合連續相位MSK調制，滿足歸一化信噪比SNR=2dB時，系統誤碼率低于10-4。根據課題背景，本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比，編碼復雜度大，成為編碼硬件實現的一個障礙；論文針對實際系統的預期指標，通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析，基于1/2碼率，1024和2048兩種幀長，設計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準循環編碼器和二階準循環編碼器。對于每種編碼器，分別設計了其整體結構，并對每種編碼器的功能模塊進行深入研究，設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據時序仿真結果和綜合報告對三種編碼方案進行比較，最終選擇串行準循環編碼器作為硬件實現的編碼方案。最后，在FPGA中硬件實現了串行準循環編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。

標簽： LDPC FPGA 編碼器實現研究

上傳時間： 2013-08-02

上傳用戶：林魚2016
LDPC碼譯碼器FPGA實現研究

LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，LDPC碼已經被多個通信系統定為信道編碼方案，并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大，譯碼時序控制復雜，如何實現LDPC碼譯碼器成為了人們研究的重點。論文以基于FPGA實現LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現的譯碼方案。結合通信系統，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數值和譯碼量化方案。在系統仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統完成了譯碼器的硬件測試。

標簽： LDPC FPGA 譯碼器實現研究

上傳時間： 2013-04-24

上傳用戶：1234567890qqq
利用AD650壓頻轉換器設計頻壓轉換器

利用AD650壓頻轉換器設計頻壓轉換器:

標簽： 650 AD 壓頻轉換器轉換器

上傳時間： 2013-06-03

上傳用戶：pinksun9

<li id="aeikq"></li>