函數(shù)發(fā)生器又名任意波形發(fā)生器，是一種常用的信號(hào)源，廣泛應(yīng)用于通信、雷達(dá)、導(dǎo)航等現(xiàn)代電子技術(shù)領(lǐng)域。信號(hào)發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成（PLL）、直接數(shù)字合成技術(shù)（DDS）。DDS是開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一，其輸出信號(hào)具有相對(duì)較大的帶寬、快速的相位捷變、極高的相位分辨率和相位連續(xù)等優(yōu)點(diǎn)。本文的主要工作是采用SOPC結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS智能函數(shù)發(fā)生器的研制。 本文介紹了虛擬儀器技術(shù)的基本理論，簡要闡述了儀器驅(qū)動(dòng)程序、VISA等相關(guān)技術(shù)。對(duì)SOPC技術(shù)進(jìn)行了深入的研究：SOPC技術(shù)是基于可編程邏輯器件的可重構(gòu)片上系統(tǒng)，它作為SOC和CPLD/FPGA相結(jié)合的一項(xiàng)綜合技術(shù)，結(jié)合了兩者的優(yōu)點(diǎn)，集成了硬核或軟核CPU、DSP、鎖相環(huán)、存儲(chǔ)器、I/O接口及可編程邏輯，可以靈活高效地解決SOC方案，而且設(shè)計(jì)周期短，設(shè)計(jì)成本低，非常適合本設(shè)計(jì)的應(yīng)用。本文還對(duì)基于DDS原理的設(shè)計(jì)方案進(jìn)行了分析，介紹了DDS的基本理論以及數(shù)學(xué)綜合，在研究DDS原理的基礎(chǔ)上，利用SOPC技術(shù)，在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了整個(gè)函數(shù)發(fā)生器的硬件集成。 本文就函數(shù)發(fā)生器的設(shè)計(jì)制定了整體方案，對(duì)軟硬件設(shè)計(jì)原理及實(shí)現(xiàn)方法進(jìn)行了具體的介紹，包括整個(gè)系統(tǒng)的硬件電路，SOPC片上系統(tǒng)和PC端軟件的設(shè)計(jì)。在設(shè)計(jì)中，LabVIEW波形編輯軟件和函數(shù)發(fā)生器二者采用異步串口進(jìn)行通信。利用LabVIEW的強(qiáng)大功能，把波形的編輯，系統(tǒng)的設(shè)置放到計(jì)算機(jī)上完 成，具有人機(jī)界面友好、系統(tǒng)升級(jí)方便、節(jié)約硬件成本等諸多優(yōu)勢(shì)。同時(shí)充分利用了FPGA內(nèi)部大量的邏輯資源，將DDS模塊和微處理器模塊集成到一個(gè)單片F(xiàn)PGA上，改變了傳統(tǒng)的系統(tǒng)設(shè)計(jì)思路。通過對(duì)系統(tǒng)仿真和實(shí)際測(cè)試，結(jié)果表明該智能型函數(shù)發(fā)生器不僅能產(chǎn)生理想的輸出信號(hào)，還具有集成度高、穩(wěn)定性好和擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。關(guān)鍵詞：智能型函數(shù)發(fā)生器，虛擬儀器，可編程片上系統(tǒng)，直接數(shù)字合成技術(shù)，NiosⅡ處理器。
標(biāo)簽：
LabVIEW
SOPC
智能型
上傳時(shí)間：
2013-07-09
上傳用戶：zw380105939
