MSP430單片機(jī)的一些接口,讓初學(xué)者更快的了解16位低功耗單片機(jī)
標(biāo)簽： MSP 430 單片機(jī) 初學(xué)者
上傳時(shí)間： 2014-01-10
上傳用戶：guanliya
基于DSP的數(shù)字效果器的研究 現(xiàn)在國(guó)內(nèi)來(lái)講 做音頻效果的不多 中文資料更是少 這個(gè)很不錯(cuò) 希望對(duì)能給讀者提供幫助
上傳時(shí)間： 2014-01-12
上傳用戶：685
vc6.0常見(jiàn)編譯錯(cuò)誤,希望對(duì)大家有用,少走些誤區(qū),學(xué)得更快.
上傳時(shí)間： 2017-04-19
上傳用戶：tuilp1a
CS5550 中文資料。 幫助大家更好、更快的使用此24位AD芯片。
上傳時(shí)間： 2014-08-26
上傳用戶：gououo
Sigma-Delta A/D轉(zhuǎn)換器利用過(guò)采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號(hào)帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對(duì)模擬電路性能指標(biāo)和元件精度的要求，簡(jiǎn)化了模擬電路的設(shè)計(jì)，降低了生產(chǎn)成本。 本論文在對(duì)Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過(guò)采樣率，6．4MHz的采樣頻率，設(shè)計(jì)了一個(gè)主要應(yīng)用于音頻信號(hào)處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計(jì)中，本文采用了多級(jí)噪聲整形MASH（2-1）級(jí)聯(lián)調(diào)制器結(jié)構(gòu)，同時(shí)，考慮了各種非理想因素對(duì)系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計(jì)。并使用Cadence Spectre對(duì)模塊電路進(jìn)行設(shè)計(jì)仿真，包括運(yùn)放，比較器，帶隙基準(zhǔn)電壓源，CMOS開關(guān)，非交疊時(shí)鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計(jì)中，采用了分級(jí)抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對(duì)各級(jí)抽取濾波器進(jìn)行優(yōu)化設(shè)計(jì)。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計(jì)出了運(yùn)算量和存儲(chǔ)量都相對(duì)少的三級(jí)抽取濾波器系統(tǒng)，大大降低了功耗和面積。 論文的仿真結(jié)果表明，所設(shè)計(jì)的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞：Sigma-Ddta； 信噪比； 多級(jí)噪聲整形； 數(shù)字抽取濾波器
標(biāo)簽： SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器
上傳時(shí)間： 2013-06-27
上傳用戶：songyuncen
本課題是針對(duì)陜西美泰電氣有限公司的一個(gè)開發(fā)研究項(xiàng)目。在國(guó)內(nèi),中頻大功率感應(yīng)加熱電源雖然有許多研究,但是在控制方式上與選取的功率元件上卻有不同,特別是針對(duì)DSP控制與選取IGBT作為功率元件的相關(guān)文獻(xiàn)較少。數(shù)字化控制將是一種趨勢(shì),而IGBT控制靈活,驅(qū)動(dòng)簡(jiǎn)單,從而將逐步取代晶閘管,GTO等元件。 本課題主要以并聯(lián)諧振型感應(yīng)加熱電源為研究對(duì)象,采用了IGBT為功率開關(guān)元件的主電路,比較了直流調(diào)功和逆變調(diào)功的優(yōu)缺點(diǎn),最終選擇了三相全控晶閘管整流的調(diào)功方式,同時(shí)也描述了重疊時(shí)間對(duì)逆變器的影響。計(jì)算分析了整流側(cè)和逆變側(cè)的必要參數(shù)以及并聯(lián)諧振槽路的參數(shù),本文在MATLAB/Simulink環(huán)境下建立了10kHz/500kW并聯(lián)諧振型感應(yīng)加熱系統(tǒng)的仿真模型,對(duì)整流調(diào)功、鎖相環(huán)頻率跟蹤、逆變器的啟動(dòng)等仿真波形進(jìn)行了重點(diǎn)分析并得出結(jié)論。在此理論基礎(chǔ)上,設(shè)計(jì)了基于DSPTMS320F2812 10kHz/500kW感應(yīng)加熱電源的控制器,其中重點(diǎn)研究了閉環(huán)調(diào)功控制系統(tǒng)、鎖相環(huán)頻率跟蹤系統(tǒng)、重疊時(shí)間、整流側(cè)晶閘管脈沖觸發(fā)產(chǎn)生和相序判斷以及逆變器啟動(dòng)的全數(shù)字化控制。同時(shí),設(shè)計(jì)了過(guò)壓過(guò)流保護(hù)電路以及外圍采樣電路、檢測(cè)電路,特別是過(guò)壓保護(hù),本文給出了一種箝位思想并對(duì)此思想進(jìn)行了仿真證明了其正確性和可行性,以便使電源和IGBT更安全的工作。最后,對(duì)本文所提出的控制方案進(jìn)行實(shí)驗(yàn)驗(yàn)證,證明了本文理論計(jì)算分析的正確性和控制方案的可行性。
標(biāo)簽： kWIGBT 500 并聯(lián)諧振
上傳時(shí)間： 2013-06-09
上傳用戶：czh415
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號(hào)本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵?duì)于突發(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來(lái)研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來(lái)對(duì)Inmarsat系統(tǒng)的短突發(fā)R信道和長(zhǎng)突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長(zhǎng)突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對(duì)后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過(guò)程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長(zhǎng)突發(fā)信道位同步跟蹤。 論文對(duì)兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過(guò)程，滿足系統(tǒng)要求。
標(biāo)簽： FPGA 海事衛(wèi)星 信號(hào)
上傳時(shí)間： 2013-04-24
上傳用戶：yare
嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁減，適應(yīng)應(yīng)用系統(tǒng)，對(duì)功能，可靠性，成本，體積，功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)[1]。廣泛應(yīng)用于軍事，信息家電，無(wú)線通信設(shè)備，消費(fèi)類電子產(chǎn)品，移動(dòng)計(jì)算平臺(tái)等諸多領(lǐng)域，是當(dāng)今熱門的計(jì)算機(jī)開發(fā)技術(shù)。 隨著科學(xué)技術(shù)發(fā)展，人們生活水平提高，數(shù)字高清電視逐漸普及，在各大賣場(chǎng)，對(duì)銷售過(guò)程中展示設(shè)備也隨之提出了更高的要求。但據(jù)調(diào)查，在中國(guó)現(xiàn)有的高清播放系統(tǒng)普遍存在價(jià)格昂貴，損耗高，壽命短及外部接口少等缺陷，導(dǎo)致無(wú)法普及。 針對(duì)這一現(xiàn)狀，本課題設(shè)計(jì)了一種以嵌入式處理器ARM系列32位嵌入式EM8623芯片為硬件平臺(tái)，嵌入式實(shí)時(shí)操作系統(tǒng)uclinux為系統(tǒng)軟件平臺(tái)的高清播放系統(tǒng)。 ARM(Advanced RISC Machines)既是一種處理器架構(gòu)，又是公司的名稱，該公司主要設(shè)計(jì)處理器架構(gòu)，并將其技術(shù)授權(quán)給其他芯片廠商。該處理器架構(gòu)具有外型小，性能高等特點(diǎn)，多用于便攜式通訊工具，多媒體數(shù)字式消費(fèi)類儀器和嵌入式系統(tǒng)解決方案等領(lǐng)域。本課題在充分考慮系統(tǒng)實(shí)用性和開發(fā)成本的基礎(chǔ)上，采用EM8623芯片為CPU，片外擴(kuò)展FLASH和SDRAM存儲(chǔ)器。 uclinux系統(tǒng)從Linux2.0/2.4內(nèi)核派生而來(lái)，雖然是為了支持沒(méi)有MMU(虛擬內(nèi)存管理單元)的處理器而設(shè)計(jì)，但保留了操作系統(tǒng)的所有特性，為硬件平臺(tái)更好地運(yùn)行提供了保證，也降低了軟件設(shè)計(jì)復(fù)雜度，提高了系統(tǒng)的實(shí)時(shí)性和靈活性，縮短了開發(fā)周期。 該高清播放系統(tǒng)具有工作時(shí)間長(zhǎng)，性能穩(wěn)定等特點(diǎn)，采用面向?qū)ο蠛兔嫦蜻^(guò)程綜合編程方法，ASM，C，C++多種語(yǔ)言混合編程方式實(shí)現(xiàn)，使系統(tǒng)具有很高的健壯性和可擴(kuò)展性。 基于ARM的高清播放系統(tǒng)在現(xiàn)場(chǎng)運(yùn)行穩(wěn)定可靠，達(dá)到了預(yù)期的效果和實(shí)際要求。而且由于該高清播放系統(tǒng)外接接口豐富(包括常見(jiàn)的HDMI，S-Video，VGA，YPbPr，YCbCr)，連接使用方便，所以具有很好的市場(chǎng)價(jià)值，可廣泛應(yīng)用于電視銷售柜臺(tái)，化妝品展示柜臺(tái)，聯(lián)網(wǎng)廣告機(jī)等領(lǐng)域。
標(biāo)簽： ARM 播放 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：564708051@qq.com
本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過(guò)比較分析主流國(guó)際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國(guó)英飛凌公司的項(xiàng)目實(shí)踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點(diǎn)和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當(dāng)前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個(gè)外圍IP，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴(kuò)展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測(cè)實(shí)現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測(cè)機(jī)制，從而使軟件和硬件更好配合工作完成協(xié)議檢測(cè)。在完成LlN控制器設(shè)計(jì)后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實(shí)現(xiàn)要點(diǎn)，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的IP原型驗(yàn)證平臺(tái)方案，并以LlN控制器作為驗(yàn)證這一平臺(tái)的IP，在FPGA上成功的實(shí)現(xiàn)了驗(yàn)證方案。論文同時(shí)介紹了從SOC設(shè)計(jì)向FPGA原型驗(yàn)證轉(zhuǎn)換時(shí)的處理方法及工程經(jīng)驗(yàn)，介紹了MCU及驗(yàn)證平臺(tái)的測(cè)試平臺(tái)思想，以及基于FPGA原型和邏輯分析儀實(shí)時(shí)測(cè)試的MCU固件代碼覆蓋率測(cè)試方法。 目前8位MCU在中低端的應(yīng)用越來(lái)越廣泛，特別是目前發(fā)展迅速的汽車電子和消費(fèi)電子領(lǐng)域。因此對(duì)MCU架構(gòu)的不斷研究和提高，對(duì)更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計(jì)，以及如何更快速的實(shí)現(xiàn)芯片驗(yàn)證將極大的推動(dòng)MCU在各個(gè)領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟(jì)和應(yīng)用價(jià)值。
上傳時(shí)間： 2013-07-14
上傳用戶：李夢(mèng)晗
作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。 與國(guó)際先進(jìn)技術(shù)相比，我國(guó)在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后，這直接影響到我國(guó)信息產(chǎn)業(yè)的發(fā)展。本著趕超國(guó)外先進(jìn)技術(shù)，填補(bǔ)我國(guó)在該領(lǐng)域的空白以擺脫受制于國(guó)外的目的，我國(guó)很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過(guò)幾年的探索，已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場(chǎng)化階段。我國(guó)已結(jié)束無(wú)“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。 艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級(jí)流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過(guò)程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。 本文的首先介紹了MIPS微處理器的特點(diǎn)，通過(guò)對(duì)MIPS指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部?jī)蓚€(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們?cè)赩EGA驗(yàn)證過(guò)程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。 經(jīng)過(guò)模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過(guò)綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。
標(biāo)簽： MIPS FPGA 微處理器 模塊設(shè)計(jì)
上傳時(shí)間： 2013-07-07
上傳用戶：標(biāo)點(diǎn)符號(hào)
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
