psim中DLL生成使用的介紹與舉例，看了就能學會
上傳時間： 2013-06-27
上傳用戶：ecooo
能精確計算C語言延時程序中延時時間的小工具
上傳時間： 2013-07-29
上傳用戶：357739060
該項目完成的是DVB-T發(fā)射機系統(tǒng)中OFDM調(diào)制部分的FPGA設(shè)計.DVB-T是ETSI(歐洲電信標準委員會)提出的數(shù)字地面電視廣播系統(tǒng)標準,在業(yè)界影響很廣.整個DVB-T發(fā)射機系統(tǒng)包括RS編碼,內(nèi)交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項目組負責以FPGA為主體的硬件平臺的搭建及編碼,調(diào)制部分的FPGA軟件設(shè)計,作者完成了2k模式下IFFT變換的軟件設(shè)計.該文首先介紹了OFDM及DVB-T相關(guān)原理,然后比較分析了各種FFT算法及實現(xiàn)結(jié)構(gòu)的復(fù)雜度,最后采取了一種Radix2
上傳時間： 2013-05-17
上傳用戶：gundamwzc
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設(shè)計采用無逆BM算法,并利用串行方式來實現(xiàn),不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現(xiàn),大大的降低了硬件實現(xiàn)的復(fù)雜度,并且因為在硬件實現(xiàn)上,采用了3級流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計中,利用有限域常數(shù)乘法器的特性對編碼電路進行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
音頻管理組件(Audio Management Unit，AMU)是先進客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統(tǒng)準確性、復(fù)雜性和安全性的高要求，使得其維修維護工作極大地依賴于自動測試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術(shù)具備多種優(yōu)點，將其與民航測試設(shè)備結(jié)合研制一個用于檢測AMU故障的自動測試系統(tǒng)，該系統(tǒng)將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標和相關(guān)技術(shù)要求；文章對可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設(shè)計流程進行了說明，重點闡述了基于FPGA的DDS信號發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計實現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計與實現(xiàn)。在ARINC429接口設(shè)計中采用自頂向下，多層次系統(tǒng)設(shè)計的方法，用VHDL語言進行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計。測試結(jié)果表明基于FPGA的設(shè)計實現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價格昂貴的缺點。
標簽： FPGA 飛機 音頻 測試系統(tǒng)
上傳時間： 2013-08-06
上傳用戶：gzming
數(shù)字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一.目前,數(shù)字信號處理廣泛應(yīng)用于通信、雷達、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號處理算法的硬件實現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進行數(shù)字信號處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號處理的運算.該文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn).首先詳細闡述了數(shù)字信號處理的理論基礎(chǔ),重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計方法,討論了數(shù)字系統(tǒng)設(shè)計層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級設(shè)計和寄存器傳輸級設(shè)計,描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號處理系統(tǒng)結(jié)構(gòu)的實現(xiàn)方法,指出常見的高速、實時信號處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號處理中占有重要的地位,所以該文提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想,給出了總體實現(xiàn)框圖;重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復(fù)雜度.
標簽： FPGA 數(shù)字信號處理 中的應(yīng)用
上傳時間： 2013-07-19
上傳用戶：woshiayin
由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現(xiàn)方法,并在硬件上驗證,利用碼流傳輸?shù)臏y試方法,對設(shè)計進行測試.在以上的研究基礎(chǔ)之上,橫向擴展和課題相關(guān)問題的研究,包括FPGA實現(xiàn)和高速硬件電路設(shè)計等方面的研究. 糾錯碼技術(shù)是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發(fā)錯誤.在深空通信,移動通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進和相關(guān)的硬件實現(xiàn)技術(shù)的發(fā)展,RS碼在實際中的應(yīng)用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現(xiàn)的基礎(chǔ)上,成功的進行系統(tǒng)組合,協(xié)調(diào)各個模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計中,使用了自頂向下的設(shè)計方法,編解碼算法每一個子模塊分開進行設(shè)計,最后在頂層進行元件例化,正確實現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景；接著提出糾錯碼的設(shè)計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設(shè)計的一般性準則以及高速數(shù)字電路設(shè)計的一些常用方法和注意事項；最后設(shè)計基于FPGA的硬件電路平臺,并利用靜態(tài)和動態(tài)的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調(diào)試的時候,整個系統(tǒng)工作在30MHz的時鐘頻率下,通過了硬件上的靜態(tài)測試和動態(tài)測試,并能夠正確實現(xiàn)預(yù)期的糾錯功能.
上傳時間： 2013-07-01
上傳用戶：liaofamous
本文首先介紹了利用FPGA設(shè)計數(shù)字電路系統(tǒng)的流程和雷達數(shù)字信號處理的主要內(nèi)容。 在第二章中主要闡述了FIR數(shù)字濾波器的窗函數(shù)設(shè)計方法，并應(yīng)用FIR濾波器設(shè)計數(shù)字動目標顯示和數(shù)字動目標檢測系統(tǒng)；脈沖壓縮處理是現(xiàn)代雷達信號處理的一個重要組成部分，線性調(diào)頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。 Cyclone系列芯片是高性價比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數(shù)據(jù)解壓的FPGA芯片。論文設(shè)計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設(shè)計設(shè)計SD轉(zhuǎn)換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結(jié)合的設(shè)計方法，經(jīng)過仿真并最終實現(xiàn)了硬件設(shè)計。 設(shè)計結(jié)果表明電路性能可靠，SD轉(zhuǎn)換的精度較高，完全滿足設(shè)計的要求。
上傳時間： 2013-06-26
上傳用戶：華華123
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜，圖像編碼過程占用了大量的處理器時間開銷和內(nèi)存開銷，因而通過對JPEG2000算法進行優(yōu)化并采用硬件電路來實現(xiàn)JPEG2000標準的部分或全部內(nèi)容，對加快編碼速度從而擴展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計。在研究算術(shù)編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機和二級流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過對算術(shù)編碼步驟優(yōu)化采用硬件描述語言對算術(shù)編碼器進行了設(shè)計，并通過了功能仿真與綜合。實驗證明該設(shè)計不但編碼速度快，而且流水線短，硬件設(shè)計的復(fù)雜度低且易于控制。 在研究碼率控制算法過程中，首先結(jié)合率失真理論建立了算法的數(shù)學模型，并驗證了該算法的有效性，之后深入分析了該數(shù)學模型的實現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對算法優(yōu)化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
上傳時間： 2013-07-13
上傳用戶：long14578
最新的研究進展是OFDM的出現(xiàn)，并且在2000年出現(xiàn)了第一個采用此技術(shù)的無線標準(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數(shù)據(jù)速率，因此可以預(yù)想在第四代系統(tǒng)中也將使用此技術(shù)。 寬帶應(yīng)用和高速率數(shù)據(jù)傳輸是OFDM調(diào)制/多址技術(shù)通信系統(tǒng)的重要特征之一。作者通過參與國家863計劃項目“OFDM通信系統(tǒng)”一年以來的研發(fā)工作，對OFDM通信系統(tǒng)及相關(guān)技術(shù)有了深入的理解，積累了大量實際經(jīng)驗，并在相關(guān)工作中取得了部分研究成果。 另一方面，關(guān)于寬帶自適應(yīng)均衡技術(shù)的研究在近年來也引起了廣泛的關(guān)注。它是補償信道畸變的重要的技術(shù)之一。作者通過參與該項目FPGA部分的開發(fā)與調(diào)試工作，基于單片F(xiàn)PGA實現(xiàn)了均衡部分；此外，作者在頻域自適應(yīng)均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據(jù)上述工作的內(nèi)容展開的。 首先介紹了本課題相關(guān)技術(shù)的發(fā)展情況，主要包括：OFDM系統(tǒng)的技術(shù)原理、技術(shù)優(yōu)勢、歷史和現(xiàn)狀，均衡技術(shù)的特點和發(fā)展等。末尾敘述了本課題的來源和研究意義，并簡介了作者的主要工作和貢獻。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時域均衡器，均是單載波非擴頻數(shù)字調(diào)制中常用到的均衡器和均衡算法，為接下來的進一步研究作理論參考。 接著，論述了均衡必須用到的信道估計技術(shù)。重點就該方案的核心算法(頻域均衡算法)進行了數(shù)學上進行了較深入的研究，建立系統(tǒng)模型，并據(jù)此推導(dǎo)了三種頻域均衡的算法：頻域消除HICI，Gauss-Seidel迭代算法，頻域線性內(nèi)插。采用WSSUS信道模型進行了計算機仿真，得出了采用這些均衡算法在不同條件下的性能曲線。并且系統(tǒng)地、有重點地對該方案的原理和實質(zhì)進行了較深入的討論。歸納比較了各種算法的算法復(fù)雜度和能達到的性能，并且結(jié)合信道糾錯編解碼進行了細致的分析。進一步嘗試設(shè)計了無線局域網(wǎng)OFDM系統(tǒng)的設(shè)計，采用典型的歐洲Hyperlan2系統(tǒng)為例，把研究成果引入到實際的整個系統(tǒng)中來看。結(jié)合具體的系統(tǒng)指出了該均衡算法在抗衰落和相位偏移方面的應(yīng)用。 最后，描述了利用Xilinx的xc2v3000-4FG676型號芯片針對OFDM系統(tǒng)實現(xiàn)頻域自適應(yīng)均衡的方法，主要給出了設(shè)計方法、時序仿真結(jié)果和處理速度估值等；并結(jié)合最新的FPGA發(fā)展動態(tài)和特點，對基于FPGA實現(xiàn)其他均衡算法的升級空間進行了討論。 本文的結(jié)束語中，對作者在本文中所作貢獻進行了總結(jié)，并指出了仍有待深入研究的幾個問題。
上傳時間： 2013-04-24
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
