最簡單的畫PCB圖軟件 不用補知道它的好。。。。。
上傳時間： 2013-10-25
上傳用戶：wyc199288
這個文件只是漢化了PROTEL99SE的菜單文件帶英文的，比較適合初學(xué)者，把它解壓放在系統(tǒng)盤WINDOWS目錄下，注意要先關(guān)掉PROTEL99SE軟件，再覆蓋掉原文件，網(wǎng)上也有很多漢化菜單的文件，但功能都不齊全，這個是本人自己修改過來的，包括板層設(shè)置，材料清單等功能都很齊全，和大家分享！
上傳時間： 2013-10-18
上傳用戶：woshiayin
Proteus7.10專業(yè)版+Proteus7.8（破解 +漢化 )
上傳時間： 2013-12-05
上傳用戶：zhenyushaw
附件cad字體庫大全共包括最新最全CAD字體庫共有1300多種CAD字體。 cad字體庫安裝方法： 1、點擊cad-fonts.exe 解壓。 2、將字體文件復(fù)制后，粘貼到CAD安裝文件夾里的Fons文件夾里 例：C:\CAD\AutoCAD 2004\Fonts
上傳時間： 2013-11-01
上傳用戶：1966649934
Arduino教程_Arduino圖形化編程軟件_ArduBlock
標(biāo)簽： Arduino ArduBlock 教程 圖形化編程
上傳時間： 2013-12-03
上傳用戶：變形金剛
很多網(wǎng)友渴望自己設(shè)計電路原理圖（SCH）、電路板（PCB），同時希望從原始SCH到PCB自動布線、再到成品PCB電路板的設(shè)計周期可以縮短到1天以內(nèi)！是不是不可能呢？當(dāng)然不是，因為現(xiàn)在的EDA軟件已經(jīng)達到了幾乎無所不能的地步！由于電子很重實踐，可以說，不曾親自設(shè)計過PCB電路板的電子工程師，幾乎是不可想象的。 很多電子愛好者都有過學(xué)習(xí)PROTEL的經(jīng)歷，本人也是一樣，摸索的學(xué)習(xí)，耐心的體會，充分的體會什么是成功之母。不希望大家把不必要的時間浪費在學(xué)習(xí)PROTEL的初期操作上，在這里做這個教程是為了給渴望快速了解和操作PROTEL的初學(xué)者們一個走捷徑的機會，教程大家都可以看到，可以省走很多不必要的彎路及快速建立信心，網(wǎng)絡(luò)的魅力之一就在于學(xué)習(xí)的效率很高。由于本人的水平很有限，所以教程做的比較淺，就是教大家：1.畫畫簡單的原理圖（SCH）2.學(xué)會創(chuàng)建SCH零件 2.把原理圖轉(zhuǎn)換成電路板（PCB） 3.對PCB進行自動布線 4.學(xué)會創(chuàng)建PCB零件庫 5.學(xué)會一些常用的PCB高級技巧。鑒于此，如果您這方面已經(jīng)是水平很高的專業(yè)人士，無需看此教程。 同時也愿這些簡單的圖片教程可以使大家在今后的電子電路設(shè)計之路上所向披靡。 關(guān)于教程涉及軟件版本：此教程采用的樣板軟件是PROTEL99SE漢化版，99SE是PROTEL家族中目前最穩(wěn)定的版本，功能強大。采用了*.DDB數(shù)據(jù)庫格式保存文件，所有同一工程相關(guān)的SCH、PCB等文件都可以在同一*.DDB數(shù)據(jù)庫中并存，非常科學(xué)，利于集體開發(fā)和文件的有效管理。還有一個優(yōu)點就是自動布線引擎很強大。在雙面板的前提下，可以在很短的時間內(nèi)自動布通任何的超復(fù)雜線路！ 關(guān)于軟件的語言：采用的是主菜單漢化版，有少量的深層對話框是英文的，重要的細節(jié)部分都在教程中作了中文注釋，希望大家不要對少量的英文抱有恐懼的心理，敢于勝利是學(xué)習(xí)的一個前提。再就是不要太急于求成，有一顆平常心可以避免欲速則不達的問題。我可以向大家保證，等大家學(xué)會了自動布線，就會對設(shè)計PCB信心百倍。 5天（每天2小時），你就可以搞定PROTEL99SE的常規(guī)操作了。
上傳時間： 2015-01-01
上傳用戶：wcl168881111111
CPLD最小系統(tǒng)設(shè)計
標(biāo)簽： CPLD 最小系統(tǒng) 原理圖
上傳時間： 2013-12-23
上傳用戶：410805624
Multisim_11.0詳細的_安裝+漢化+破解_全過程
上傳時間： 2013-11-10
上傳用戶：zsjinju
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設(shè)計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果，在進行較復(fù)雜的設(shè)計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進行復(fù)雜系統(tǒng)的設(shè)計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計流程。
上傳時間： 2013-10-11
上傳用戶：1079836864
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商，為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計訣竅，我們特別邀請到了Altera系統(tǒng)應(yīng)用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術(shù)市場工程師 Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應(yīng)用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計問題發(fā)表他們的獨到見解，包括：什么是目前FPGA應(yīng)用工 程師面對的最主要設(shè)計問題？如何解決？當(dāng)開始一個新的FPGA設(shè)計時，你們會推薦客戶采用什么樣 的流程？對于I/O信號分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準(zhǔn)備移植到另外一個FPGA、ASIC和結(jié)構(gòu)化ASIC之間進行抉擇？(下)">結(jié)構(gòu)化 ASIC或ASIC，你會建議你的客戶如何做？
上傳時間： 2013-10-21
上傳用戶：wawjj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
