·本書是《從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)——復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)和方法》的配套用書。主要內(nèi)容包括12個(gè)實(shí)驗(yàn)練習(xí)和Verilog的語法手冊(cè)。各個(gè)實(shí)驗(yàn)由淺入深,從簡(jiǎn)單到復(fù)雜,介紹了用Verilog語言設(shè)計(jì)數(shù)字電路系統(tǒng)的實(shí)用方法與技術(shù),有較強(qiáng)的實(shí)踐性與指導(dǎo)意義。語法部分包括標(biāo)志符的使用、基本語句以及系統(tǒng)任務(wù)與函數(shù)的介紹。內(nèi)容較為詳盡,可方便學(xué)生與工程技術(shù)人員查詢使用,對(duì)學(xué)習(xí)Veri
標(biāo)簽:
算法設(shè)計(jì)
硬件
邏輯
上傳時(shí)間:
2013-06-30
上傳用戶:萬有引力