在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達到了預(yù)期的性能和技術(shù)指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
當前我國正處在從模擬電視系統(tǒng)向數(shù)字電視系統(tǒng)的轉(zhuǎn)型期，數(shù)字電視用戶數(shù)量激增，其趨勢是在未來的幾年內(nèi)數(shù)字電視將迅速普及。在應(yīng)用逐漸廣泛的數(shù)字電視系統(tǒng)中，監(jiān)控數(shù)字電視服務(wù)正成為一種越來越迫切的需要。然而，目前對于數(shù)字電視并沒有合適的監(jiān)測儀器，因此無法及時方便地診斷出現(xiàn)問題的信號以及隔離需要維修的數(shù)字化設(shè)備。通常只有當電視屏幕上的圖像消失時我們才知道數(shù)字信號系統(tǒng)出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因，碼流分析儀器在這種情況下應(yīng)運而生。目前在數(shù)字電視系統(tǒng)的前端，通過監(jiān)控了解數(shù)字視頻廣播(DVB)信號和服務(wù)的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設(shè)備可使技術(shù)人員分析碼流的內(nèi)部情況，它們在決定未來服務(wù)質(zhì)量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統(tǒng)中，DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現(xiàn)場可編輯門陣列(FPGA)的實現(xiàn)方法。文章首先闡述了數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發(fā)FPGA所使用的軟件工具。最后根據(jù)DVB-ASI接收系統(tǒng)的解碼規(guī)則與MPEG-2TS碼流的結(jié)構(gòu)提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統(tǒng)設(shè)計方案并予以了實現(xiàn)。 在本系統(tǒng)中，F(xiàn)PGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數(shù)字電視節(jié)目專有信息(PSI)提取等功能。本文實現(xiàn)的系統(tǒng)與傳統(tǒng)的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩(wěn)定性好、性價比高等優(yōu)點。
上傳時間： 2013-06-04
上傳用戶：love1314
交流電源供電方式正在由集中式向分布式、全功能式發(fā)展，而實現(xiàn)分布式電源的核心就是模塊的并聯(lián)技術(shù)。多臺逆變器并聯(lián)可以實現(xiàn)大容量供電和冗余供電，可大大提高系統(tǒng)的靈活性，使電源系統(tǒng)的體積重量大為降低，同時其主開關(guān)器件的電流應(yīng)力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯(lián)技術(shù)。 本文首先對電壓、電流雙閉環(huán)逆變器控制系統(tǒng)進行了研究。通過對傳遞函數(shù)的分析，得到了基于等效輸出阻抗的雙閉環(huán)控制的逆變器并聯(lián)系統(tǒng)模型。在分析逆變器模型的基礎(chǔ)上設(shè)計了各控制器參數(shù)，并通過MATLAB仿真進行了驗證。根據(jù)上述模型，分析了逆變器并聯(lián)的環(huán)流特性，以及基于有功和無功功率的并聯(lián)控制方案。 隨著電子技術(shù)的不斷發(fā)展，F(xiàn)PGA技術(shù)正在越來越多地用于工程實踐中。本文在研究SPWM控制技術(shù)的基礎(chǔ)上，應(yīng)用FPGA芯片EP1C12Q240C8實現(xiàn)了SPWM數(shù)字控制器，用于多模塊逆變器并聯(lián)控制系統(tǒng)。文中給出了仿真結(jié)果和芯片的測試結(jié)果。 基于FPGA的三相逆變器并聯(lián)數(shù)字控制器的研究具有現(xiàn)實意義，設(shè)計具有創(chuàng)新性。仿真和芯片的初步測試結(jié)果表明：本文設(shè)計的基于FPGA的逆變器并聯(lián)數(shù)字控制器能夠滿足逆變器并聯(lián)系統(tǒng)的要求。
上傳時間： 2013-08-05
上傳用戶：huangzr5
盤式永磁同步電動機屬于軸向磁場電機，目前，該類電機在國外已經(jīng)得到了迅速發(fā)展，作為一種現(xiàn)代高性能伺服電機和大力矩直接驅(qū)動電機己廣泛應(yīng)用于機器人等機電一體化產(chǎn)品中。由于該類電機具有重量輕、體積小、結(jié)構(gòu)緊湊、轉(zhuǎn)子無損耗、轉(zhuǎn)子的轉(zhuǎn)動慣量小、機電時間常數(shù)小、轉(zhuǎn)矩/重量比大、低速運行平穩(wěn)、可以制成多氣隙組合式結(jié)構(gòu)進一步提高轉(zhuǎn)矩等特點，其在數(shù)控機床、機器人、電動車、電梯、家用電器等場合具有廣闊的應(yīng)用前景，是一種理想的驅(qū)動裝置。 本課題作為國家863計劃項目《新型稀土永磁電機設(shè)計及集成技術(shù)》2002AA324020中的一部分，該項目的主要工作是進行新型結(jié)構(gòu)釹鐵硼永磁電機——盤式無鐵心永磁同步電動機的設(shè)計與集成技術(shù)研究，開發(fā)出一種新型釹鐵硼永磁電機，解決相應(yīng)的整機設(shè)計和集成技術(shù)問題。本文中提出的基于Halbach陣列的盤式無鐵心永磁同步電動機是在盤式永磁同步電動機的基礎(chǔ)上，將無鐵心結(jié)構(gòu)和Halbach型永磁體陣列應(yīng)用到其中，從而使得電機的質(zhì)量大為減輕，功率密度提高，振動噪聲降低，效率提高。 基于Halbach陣列的盤式無鐵心永磁同步電動機其磁路結(jié)構(gòu)和電磁負荷分布與傳統(tǒng)電機完全不同，常規(guī)電機的某些設(shè)計規(guī)則不能直接應(yīng)用到該結(jié)構(gòu)電機的設(shè)計當中，本文主要針對這種結(jié)構(gòu)的電機進行了分析與計算。分析了不同結(jié)構(gòu)Halbach陣列下的氣隙磁場，以及相關(guān)參數(shù)的計算，給出了初步的樣機設(shè)計數(shù)據(jù)，并對樣機的加工工藝進行了探討，在總結(jié)、借鑒相關(guān)電機設(shè)計方法的基礎(chǔ)上，針對盤式無鐵心永磁同步電動機自身的特點，編制了一套電磁計算程序，該程序還有待通過大量樣機的試驗，來總結(jié)和完善。 我國稀土資源豐富，然而，由于技術(shù)經(jīng)濟上的問題，國產(chǎn)永磁交流伺服電動機至今未能大量應(yīng)用。與此同時，高性能的永磁交流伺服電動機及系統(tǒng)大量依靠進口，我國每年進口的工程裝備當中，僅數(shù)控機床因國產(chǎn)電機和系統(tǒng)不能滿足要求而每年需要進口的就達22億美元以上。本項目的完成將改變這類產(chǎn)品主要依靠進口的局面，充分發(fā)揮我國稀土資源豐富的優(yōu)勢，其經(jīng)濟效益和社會效益是十分巨大的。
上傳時間： 2013-04-24
上傳用戶：hjkhjk
盤式永磁同步電動機是一種性能優(yōu)越、但結(jié)構(gòu)特殊的電動機。作為一種理想的驅(qū)動裝置，其應(yīng)用范圍遍及航天、國防、工農(nóng)業(yè)生產(chǎn)和日常生活的各個領(lǐng)域。本文利用稀土永磁材料釹鐵硼的高矯頑力，提出了一種省卻了鐵心的雙轉(zhuǎn)子、單定子結(jié)構(gòu)盤式無鐵心永磁同步電機，進一步減輕了電機的質(zhì)量并消除轉(zhuǎn)矩脈動。 對電機的設(shè)計、性能預(yù)測都離不開電機電磁場的計算。不同于傳統(tǒng)的圓柱式徑向磁通電機，盤式無鐵心電機是軸向磁通電機，外加其無鐵心的結(jié)構(gòu)，決定了該電機的磁場呈三維、開域分布。對它的電磁場分析，不能采用對待徑向磁通電機的化為二維磁場的分析方法。 本文研究的重點內(nèi)容分為兩部分：(1)在盤式無鐵心永磁同步電機的結(jié)構(gòu)上，建立其磁場三維模型，由三維有限元法計算三維電磁場，分析計算結(jié)果，并總結(jié)出盤式無鐵心永磁同步電機的磁場分布規(guī)律。 (2)在磁場計算的基礎(chǔ)上，將Halbach型永磁體陣列的理論應(yīng)用到磁鋼設(shè)計中來，提出磁鋼結(jié)構(gòu)優(yōu)化方案，研究出適合于盤式無鐵心永磁同步電機的磁鋼結(jié)構(gòu)，以獲得理想的磁場波形和磁密值。 本文首先從磁路計算的方法入手，通過磁路計算分析出盤式無鐵心永磁同步電機的磁場分布特點。其后直接運用三維有限元法求解該電機的電磁場，分析計算結(jié)果。為了獲得低漏磁、高氣隙磁密值、正弦形的氣隙磁場分布，本文先后提出普通軸向充磁磁鋼結(jié)構(gòu)、不等厚軸向充磁磁鋼結(jié)構(gòu)并將Halbach陣列的理論應(yīng)用到盤式無鐵心永磁同步電機的磁剛結(jié)構(gòu)優(yōu)化中，討論了三種不同角度的Halbach型永磁體陣列。最后為了簡化磁鋼的加工工藝，將不等厚永磁體陣列與Halbach永磁體陣列相結(jié)合，提出了最經(jīng)濟、有效的改進型Halbach永磁體陣列，給出具體磁鋼尺寸，并運用ANSYS軟件對各種磁鋼結(jié)構(gòu)產(chǎn)生的磁場進行結(jié)果仿真。
上傳時間： 2013-06-23
上傳用戶：zhaoq123
大量的電力電子裝置及非線性負荷在電力系統(tǒng)中廣泛的應(yīng)用，使電能質(zhì)量(Power Quality)問題日益突出。電能質(zhì)量問題不僅危害電力系統(tǒng)本身的安全及電網(wǎng)的穩(wěn)定運行，對系統(tǒng)中用戶也造成嚴重威脅。因此，對電能質(zhì)量的實時監(jiān)測具有十分重要的意義。 論文首先介紹了電能質(zhì)量的概念，分析了國內(nèi)外電能質(zhì)量監(jiān)測的研究現(xiàn)狀及開發(fā)新型電能質(zhì)量監(jiān)測裝置的意義，同時對影響電能質(zhì)量的指標參數(shù)的數(shù)字測量原理與算法進行了深入的研究。在此基礎(chǔ)上，提出了以ARM9(s3c2410)芯片為CPU，以嵌入式Linux為軟件核心的電能質(zhì)量監(jiān)測裝置的總體設(shè)計思想。 論文建立了基于arm-1inux的嵌入式開發(fā)環(huán)境，完成了基本的硬件電路設(shè)計和軟件設(shè)計。硬件設(shè)計方面，根據(jù)電力系統(tǒng)中數(shù)據(jù)采集和處理的實際特點，在前置測量采集模塊中，采用了ADS7864芯片設(shè)計了多通道信號采樣保持和快速轉(zhuǎn)換電路；利用鎖相環(huán)保證了多路信號的硬件同步采樣；在通訊方式上，除了采用RS-232通訊方式外，還采用了以太網(wǎng)和USB通訊方式，從而提高了裝置應(yīng)用的靈活性。軟件設(shè)計方面，依據(jù)裝置所要實現(xiàn)的功能，剪裁并成功移植了嵌入式linux內(nèi)核到ARM處理器中；完成了各應(yīng)用程序的編制，給出了詳細的程序流程圖；設(shè)計了基于Qt/Embedde的人機交互界面(GUI)。 基于arm-linux嵌入式電能質(zhì)量監(jiān)測儀不僅數(shù)據(jù)處理功能強、人機交互性好、系統(tǒng)升級簡單、還能進行遠程監(jiān)控。在此基礎(chǔ)上可進一步開發(fā)，向微型化、高度智能化等方向發(fā)展，以滿足不同場合的需求，具有較大的使用價值和廣闊的應(yīng)用前景。
標簽： ARMLinux 嵌入式 電能質(zhì)量 監(jiān)測儀
上傳時間： 2013-05-16
上傳用戶：frank1234
本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過比較分析主流國際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國英飛凌公司的項目實踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個外圍IP，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計實現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測實現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測機制，從而使軟件和硬件更好配合工作完成協(xié)議檢測。在完成LlN控制器設(shè)計后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實現(xiàn)要點，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的IP原型驗證平臺方案，并以LlN控制器作為驗證這一平臺的IP，在FPGA上成功的實現(xiàn)了驗證方案。論文同時介紹了從SOC設(shè)計向FPGA原型驗證轉(zhuǎn)換時的處理方法及工程經(jīng)驗，介紹了MCU及驗證平臺的測試平臺思想，以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。 目前8位MCU在中低端的應(yīng)用越來越廣泛，特別是目前發(fā)展迅速的汽車電子和消費電子領(lǐng)域。因此對MCU架構(gòu)的不斷研究和提高，對更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計，以及如何更快速的實現(xiàn)芯片驗證將極大的推動MCU在各個領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟和應(yīng)用價值。
上傳時間： 2013-07-14
上傳用戶：李夢晗
嵌入式系統(tǒng)應(yīng)用于智能設(shè)備、工業(yè)控制領(lǐng)域?qū)崿F(xiàn)各種信號的處理與控制，是近年來技術(shù)研究和產(chǎn)品開發(fā)的熱點。同時，隨著以太網(wǎng)技術(shù)的迅速發(fā)展，工業(yè)控制中過程監(jiān)控層和現(xiàn)場設(shè)備層信號傳輸網(wǎng)絡(luò)開始逐步采用以太網(wǎng)，基于網(wǎng)絡(luò)的遠程監(jiān)控使整個企業(yè)網(wǎng)絡(luò)呈現(xiàn)高度統(tǒng)一性、開放性和透明性。將嵌入式技術(shù)和基于網(wǎng)絡(luò)的遠程監(jiān)控技術(shù)應(yīng)用于電梯，可以有效地提高產(chǎn)品和服務(wù)的質(zhì)量。 本文旨在研制和開發(fā)一套應(yīng)用于電梯的智能多媒體顯示與遠程監(jiān)控系統(tǒng)，硬件設(shè)計中，在以嵌入式微處理器S3C2410X、Flash、SDRAM構(gòu)成的最小系統(tǒng)核心板外，擴展了串行口、網(wǎng)口、LCD接口等外圍硬件資源，設(shè)計了RS-232轉(zhuǎn)換成RS-422接口界面的硬件電路板，針對核心板RTC時鐘問題，采用PCF8563芯片設(shè)計了時鐘/日歷小板。 軟件平臺方面，首先分析了系統(tǒng)啟動引導(dǎo)程序Bootloader，參照嵌入式Linux內(nèi)核源代碼以及對S3C2410X的支持代碼，根據(jù)本系統(tǒng)的硬件配置對Linux內(nèi)核進行裁剪移植，修改了音頻驅(qū)動和LCD驅(qū)動，在內(nèi)核中添加了對Yaffs文件系統(tǒng)類型的支持。然后準備了根文件系統(tǒng)內(nèi)容，在其中添加了交叉編譯過的Qt/Embedded3.1的庫，使用Cramfs、RAMdisk和Yaffs相結(jié)合的根文件系統(tǒng)格式。在此基礎(chǔ)上，向嵌入式平臺移植了Linux下開源的多媒體播放器Mplayer和嵌入式數(shù)據(jù)庫SQLite。 設(shè)計編寫Qt GUI界面和串口數(shù)據(jù)采集模塊，構(gòu)建了電梯間多媒體顯示系統(tǒng)，顯示界面劃分為串口數(shù)據(jù)采集顯示、動畫播放、系統(tǒng)時間、文本信息、滾動字幕、商標圖片六個顯示區(qū)域。使用Boa在ARM平臺上構(gòu)建了嵌入式Web服務(wù)器，Web服務(wù)器通過HTTP協(xié)議與監(jiān)控端瀏覽器軟件進行信息交互，提供服務(wù)器應(yīng)用程序模塊的訪問界面和現(xiàn)場設(shè)備的信息訪問和控制界面，并借助SQLite數(shù)據(jù)庫的支持，實現(xiàn)了基于網(wǎng)絡(luò)的電梯遠程監(jiān)控系統(tǒng)的功能。監(jiān)控端通過Web頁面激活服務(wù)器的相應(yīng)應(yīng)用程序模塊，傳遞信息服務(wù)請求和控制命令。將本系統(tǒng)應(yīng)用與電梯設(shè)備，取得了用戶的好評。
標簽： ARM 電梯多媒體 監(jiān)控系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：564708051@qq.com
音頻管理組件(Audio Management Unit，AMU)是先進客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統(tǒng)準確性、復(fù)雜性和安全性的高要求，使得其維修維護工作極大地依賴于自動測試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術(shù)具備多種優(yōu)點，將其與民航測試設(shè)備結(jié)合研制一個用于檢測AMU故障的自動測試系統(tǒng)，該系統(tǒng)將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標和相關(guān)技術(shù)要求；文章對可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設(shè)計流程進行了說明，重點闡述了基于FPGA的DDS信號發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計實現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計與實現(xiàn)。在ARINC429接口設(shè)計中采用自頂向下，多層次系統(tǒng)設(shè)計的方法，用VHDL語言進行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計。測試結(jié)果表明基于FPGA的設(shè)計實現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價格昂貴的缺點。
標簽： FPGA 飛機 音頻 測試系統(tǒng)
上傳時間： 2013-08-06
上傳用戶：gzming
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實現(xiàn)約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計了采用“串-并”結(jié)合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現(xiàn)。 2.對ACS運算單元采用了“串-并”結(jié)合的運算方式，和全并行的設(shè)計相比，在滿足譯碼速度的同時，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計的復(fù)雜度。 4.本文中設(shè)計了一個仿真平臺，采用Modelsim仿真器對設(shè)計進行了功能仿真，結(jié)果完全正確。同時提出了一種在被測設(shè)計內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯誤的效率。 5.該設(shè)計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結(jié)果和Altera設(shè)計的Viterbi譯碼器IP核進行了性能比較，比較結(jié)果證明本文中設(shè)計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
