<tt id="ebblx"></tt>
使用md5校驗和算法保護文件 通俗的說，就是為保證數據的完整性，用一種指定的算法對原始數據計算出的一個校驗值。接收方用同樣的算法計算一次校驗值，如果和隨數據提供的校驗值一樣，就說明數據是完整的。
上傳時間： 2015-11-21
上傳用戶：q123321
本代碼用于在 GOLOIS域上 校驗矩陣和生成矩陣的相互轉換
上傳時間： 2013-12-07
上傳用戶：開懷常笑
8051-CRC 16 校驗檢查碼 CRC16 校驗檢查碼- 源碼 asm
上傳時間： 2013-12-27
上傳用戶：franktu
此程序為網絡通信的16位校驗累加和的經典程序。雖然簡單但是很經典。代碼簡潔，執行效率高
上傳時間： 2013-12-30
上傳用戶：eclipse
使用VHDL硬件描述語言邊寫的奇偶校驗程序和3-8譯碼電路程序
上傳時間： 2016-06-26
上傳用戶：xfbs821
現代的計算機追求的是更快的速度、更高的數據完整性和靈活性。無論從物理性能，還是從電氣性能來看，現今的并行總線都已出現了某些局限，無法提供更高的數據傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數據傳輸等特點，得到各行業越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現SATAⅡ協議，對SATA技術的推廣、國內邏輯IP核的發展都有一定的意義。 本文將SATAⅡ協議的FPGA實現劃分成物理層、鏈路層、傳輸層和應用層四個模塊。提出了物理層串行收/發器設計以及物理鏈路初始化方案。分析了鏈路層模塊結構，給出了作為SATAⅡ鏈路層核心的狀態機的設計。為滿足SATAⅡ協議3．0Gbps的速率，采用擴大數據處理位寬的方法，設計完成了鏈路層的16b/20b編碼模塊，同時為提高數據傳輸可靠性和信號的穩定性，分別實現了鏈路層CRC校驗模塊和并行擾碼模塊。在描述協議傳輸層的模塊結構的基礎上，給出了作為傳輸層核心的狀態機的設計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協議狀態機的設計，并實現了SATAⅡ新增功能NCQ技術，從而使得數據傳輸更加有效。最后為使本設計應用更加廣泛，設計了基于AHB總線的用戶接口。 本設計采用Verilog HDL語言對需要實現的電路進行描述，并使用Modelsim軟件仿真。仿真結果表明，本文設計的邏輯電路可靠穩定，與SATAⅡ協議定義功能一致。
上傳時間： 2013-06-16
上傳用戶：cccole0605
在V29的版本上升級。發布日期2011-08-19. -------------------------------------------------------------------------------- 歡迎使用免費軟件《串口獵人》V31 ！ -------------------------------------------------------------------------------- 友情提醒1：本軟件如有新版本，將發布到我的博客《匠人的百寶箱》，歡迎光臨！ 友情提醒2：點擊右側【清除】按鈕，可清除本幫助信息。清除后如想再次查閱，請重啟軟件。 -------------------------------------------------------------------------------- 《串口獵人》功能簡介 -------------------------------------------------------------------------------- 一、基本功能 1、支持16個COM口、自動/手動搜索串口、串口參數的設置和查看。 2、支持查看或修改串口控制線（DTR、RTS、DCD等等）的狀態。 3、支持基本的收、發、查看、保存、載入、清除等功能。 4、兩種收發格式：HEX碼/字符串，支持中文字符串。（英文=ASCII碼，中文=ANSI(GBK)碼）。 5、大容量的收碼區，為了加快顯示速度會把超過10K的數據自動隱藏（可以點擊【全顯】鈕查看）。 6、收碼區的顯示方式可以靈活設置：原始接收數據、按幀換行、通道數據、發送數據。 7、可以為收到的數據標注時間和來源。 8、可以自動比對發碼區和收碼區的數據是否一致（用于自發自收測試模式）。 9、收碼區的內容，可以點擊【轉發】鈕轉到發碼區。 10、可以在每次發碼之前自動清除收碼區。 二、高級發碼功能 1、自動發列表功能：支持多組（最多16組）數據的輪流發送。 2、自動發文件功能：支持文件逐行發送。 3、輪發規則可以靈活設置，比如可以定時發，也可以收到應答后立即發。 4、輪發的間隔、無應答重發次數和循環次數均可靈活設置。 5、靈活的幀格式設置。支持自動添加幀頭、幀尾、幀長、校驗、回車換行符。 6、幀頭、幀尾、幀長、校驗，是否要參與校驗或計入幀長，皆可靈活設置。 7、支持3種校驗方式：SC(累加和校驗)、LRC(縱向冗余校驗)、BBC（異或和校驗）。 8、校驗碼和幀長的長度，可以選擇單/雙字節。 三、高級收碼功能 1、支持按幀接收數據。 2、能自動進行幀結束判定（方式非常靈活，可以按幀頭、幀尾、幀長或時間）。 3、即時顯示最新一幀內容。 4、擁有八個獨立接收通道，可以自動從指定幀中指定位置收取有效數據。 5、每個通道的數據，可以獨自顯示、保存、清除。也可以送到收碼區去顯示。 6、可以設置通道收取數據的首地址、字節長度（單字節或多字節）、碼制（HEX/BCD）、符號位形式。 7、示波器功能，可把收取的數據用波形方式顯示。示波器的通道數、倍率、偏移、周期、顏色和線寬等可調。 8、碼表功能，可把收取的數據用碼表方式顯示。（可以設置碼表的最大/最小值和報警值）。 9、柱狀圖功能，可把收取的數據用柱狀圖方式顯示。（也可以設置最大/最小值和報警值）。 10、可以把實施繪制的圖形保存為圖片。 四、其它貼心設計 1、用戶的設置內容，可以保存/載入或恢復默認值?？梢赃x擇啟動時載入默認值還是上次設置值。 2、可以通過提示區和狀態指示了解軟件當前工作狀態。 3、當鼠標停留在按鈕、文本框或其它控件上，會獲得必要的提示。 4、右下角的圖釘按鈕，可以把窗口釘在最前面，避免被其它窗口覆蓋。 5、附送串口電路、協議、碼表等參考資料。 6、在【版權信息】標簽頁有匠人的聯系方式，歡迎交流。
上傳時間： 2013-07-28
上傳用戶：lili1990
在介紹CRC校驗原理和傳統CRC32串行比特算法的基礎上，由串行比特型算法推導出一種CRC32并行算法。并結合SATAⅡ協議的要求，完成了SATAⅡ主控制器設計中CRC生成與校驗模塊的設計。最后通過在ISE平臺上編寫Verilog硬件描述語言，對SATA協議中幀結構數據進行仿真，驗證該CRC32并行算法能夠滿足SATA接口實時處理的要求。
上傳時間： 2013-11-16
上傳用戶：非洲之星
des加解密密鑰的驗證檢測算法，可根據返回值 判斷輸入8byte密鑰的校驗結果和加密強度；
上傳時間： 2014-11-18
上傳用戶：ainimao
數字鐘是一個將“時”“分”“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時；顯示滿刻度為23時59分59秒，另外具備校時功能和報時功能。因此，一個基本的數字鐘電路主要由“時”“分”“秒”計數器校時電路組成。將標準秒信號送入“秒計數器”，“秒計數器”采用60進制計數器，每累加60秒發送一個“分脈沖”信號，該信號將被送到“時計數器”?！皶r計數器”采用24進制計數器，可實現對一天24小時的累計。譯碼顯示電路將“時”“分”“秒”計數器的輸出狀態六段顯示譯碼器譯碼。通過六位ＬＥＤ七段顯示器顯示出來。校時電路器是用來對“時”“分”“秒”顯示數字進行校時調整的。 在同一ＣＰＬＤ芯片口集成如下電路模塊：
上傳時間： 2017-01-15
上傳用戶：獨孤求源
