altera單時鐘和雙時鐘fifo IP核用戶向導
altera單時鐘和雙時鐘fifo IP核用戶向導,描述了該IP核各個輸入和輸出端口的含義以及使用方法和注意事項...
altera單時鐘和雙時鐘fifo IP核用戶向導,描述了該IP核各個輸入和輸出端口的含義以及使用方法和注意事項...
本書系統講解通信網絡領域Xilinx FPGA內部的IP硬核。以流行的Xilinx Virtex-6型號芯片舉例,涵蓋Xilinx FPGA在通信領域主流的IP核,闡述Xilinx FPGA時鐘資源和DCM、PLL和MMCM時鐘管理器的特性和使用方法;介紹基于Block RAM資源生成ROM...
電磁鐵應用設計計算方法...
機械設備故障診斷技術及方法...
精密復雜結構的幾種現代設計方法...