欧美性猛交xxxx黑人,成人有码在线视频,在线欧美三级

核驗(yàn)證

SPI(serial port interface)的Verilog/VHDL源代碼

SPI(serial port interface)的Verilog/VHDL源代碼，已模擬並驗(yàn)證。

標(biāo)簽： interface Verilog serial port

上傳時(shí)間： 2016-03-07

上傳用戶：jichenxi0730
windows核心編程chm附源代碼本書(shū)在高階技術(shù)(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書(shū)也常推薦此書(shū)以補(bǔ)不足。本書(shū)基本以作業(yè)系統(tǒng)觀念為主

windows核心編程chm附源代碼本書(shū)在高階技術(shù)(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書(shū)也常推薦此書(shū)以補(bǔ)不足。本書(shū)基本以作業(yè)系統(tǒng)觀念為主，輔以範(fàn)例驗(yàn)證之。讀者群設(shè)定在具備32位元Windows程式經(jīng)驗(yàn)者。"Richter在實(shí)作技巧是位高手。諸君，試安裝本書(shū)所附光碟片你就知道了，我只能用華麗兩字來(lái)形容。"引自臺(tái)灣候杰先生語(yǔ)。

標(biāo)簽： windows chm 核心系統(tǒng)

上傳時(shí)間： 2014-07-06

上傳用戶：水口鴻勝電器
類(lèi)神經(jīng)網(wǎng)路的BK演算法

類(lèi)神經(jīng)網(wǎng)路的BK演算法，已驗(yàn)證過(guò)可以使用。

標(biāo)簽： 算法

上傳時(shí)間： 2016-10-23

上傳用戶：kr770906
usb開(kāi)發(fā)工具

usb開(kāi)發(fā)工具，封包監(jiān)測(cè)，數(shù)值驗(yàn)證與除錯(cuò)，監(jiān)看內(nèi)容可由使用者設(shè)定，不錯(cuò)用!!

標(biāo)簽： usb

上傳時(shí)間： 2014-11-23

上傳用戶：風(fēng)之驕子
本書(shū)基本以作業(yè)系統(tǒng)觀念為主

本書(shū)基本以作業(yè)系統(tǒng)觀念為主，輔以範(fàn)例驗(yàn)證之。讀者群設(shè)定在具備32位元Windows程式經(jīng)驗(yàn)者

標(biāo)簽： 系統(tǒng)

上傳時(shí)間： 2017-03-31

上傳用戶：ynsnjs
本書(shū)在高階技術(shù)(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書(shū)也常推薦此書(shū)以補(bǔ)不足。本書(shū)基本以作業(yè)系統(tǒng)觀念為主

本書(shū)在高階技術(shù)(尤涉作業(yè)系統(tǒng)核心)方面居崇高位,不少名書(shū)也常推薦此書(shū)以補(bǔ)不足。本書(shū)基本以作業(yè)系統(tǒng)觀念為主，輔以範(fàn)例驗(yàn)證之。讀者群設(shè)定在具備32位元Windows程式經(jīng)驗(yàn)者。

標(biāo)簽： 系統(tǒng) 核心方面

上傳時(shí)間： 2017-04-02

上傳用戶：xaijhqx
使用md5校驗(yàn)和算法保護(hù)文件通俗的說(shuō)

使用md5校驗(yàn)和算法保護(hù)文件通俗的說(shuō)，就是為保證數(shù)據(jù)的完整性，用一種指定的算法對(duì)原始數(shù)據(jù)計(jì)算出的一個(gè)校驗(yàn)值。接收方用同樣的算法計(jì)算一次校驗(yàn)值，如果和隨數(shù)據(jù)提供的校驗(yàn)值一樣，就說(shuō)明數(shù)據(jù)是完整的。

標(biāo)簽： md5 算法

上傳時(shí)間： 2015-11-21

上傳用戶：q123321
基于FPGA的PCI軟核模塊的研究與實(shí)現(xiàn).rar

本課題是在課題組已實(shí)現(xiàn)的高速串行通信平臺(tái)的基礎(chǔ)上，進(jìn)一步引伸，設(shè)計(jì)開(kāi)源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實(shí)現(xiàn)更完整的功能提供平臺(tái)。本文以此為背景，基于FPGA平臺(tái)，搭建以開(kāi)源的PCI軟核為核心的串行通信接口平臺(tái)，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開(kāi)與復(fù)雜的PCI總線協(xié)議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開(kāi)發(fā)板作為串行通信接口的硬件實(shí)驗(yàn)平臺(tái)，實(shí)現(xiàn)了支持配置讀/寫(xiě)交易、單數(shù)據(jù)段讀/寫(xiě)、突發(fā)模式讀/寫(xiě)、命令/地址譯碼功能和數(shù)據(jù)傳送錯(cuò)誤檢測(cè)與處理功能的PCI軟核。本文主要闡述了以PCI軟核為核心的串行通信平臺(tái)的實(shí)現(xiàn)，首先介紹了PCI軟核的編程語(yǔ)言、軟件工具和硬件實(shí)驗(yàn)平臺(tái)Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開(kāi)發(fā)板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側(cè)信號(hào)的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態(tài)機(jī)接收、發(fā)送數(shù)據(jù)等過(guò)程，分析了PCI軟核的數(shù)據(jù)收發(fā)功能仿真，主要包括配置讀/寫(xiě)交易、單數(shù)據(jù)段模式讀/寫(xiě)和突發(fā)模式讀/寫(xiě)的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅(qū)動(dòng)，內(nèi)容包括驅(qū)動(dòng)程序簡(jiǎn)介、驅(qū)動(dòng)程序的開(kāi)發(fā)、中斷處理、驅(qū)動(dòng)程序與應(yīng)用程序之間的通信以及應(yīng)用程序操作。最后，對(duì)PCI軟核的各種性能進(jìn)行了比較分析。整個(gè)模塊設(shè)計(jì)緊湊，完成在實(shí)驗(yàn)平臺(tái)上的數(shù)據(jù)發(fā)送。設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為PCI軟核編寫(xiě)WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫(xiě)相應(yīng)的測(cè)試應(yīng)用程序。之后，將FPGA設(shè)計(jì)下載到Spanan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開(kāi)發(fā)板中運(yùn)行。文章最后指出工作中的不足之處和需要進(jìn)一步完善的地方。

標(biāo)簽： FPGA PCI 軟核

上傳時(shí)間： 2013-04-24

上傳用戶：sc965382896
USB20設(shè)備控制器IP核的設(shè)計(jì)與FPGA驗(yàn)證.rar

隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來(lái)愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活性高、支持熱插拔、接口標(biāo)準(zhǔn)化和易于擴(kuò)展等優(yōu)點(diǎn)，目前已經(jīng)成為計(jì)算機(jī)外設(shè)接口的主流技術(shù)，在計(jì)算機(jī)外圍設(shè)備和消費(fèi)類(lèi)電子領(lǐng)域正獲得越來(lái)越多的應(yīng)用。 @@ 本文基于USB2．0協(xié)議規(guī)范，設(shè)計(jì)了一款支持高速和全速傳輸?shù)腢SB2．0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計(jì)和FPGA驗(yàn)證工作，詳細(xì)研究并分析了USB2．0規(guī)范，根據(jù)規(guī)范提出了一種USB2．0設(shè)備控制器整體構(gòu)架方案，描述了各個(gè)功能子模塊硬件電路的功能及實(shí)現(xiàn)。從可重用的角度出發(fā)，對(duì)設(shè)備控制器模塊進(jìn)行優(yōu)化設(shè)計(jì)，增加多個(gè)靈活的配置選項(xiàng)，根據(jù)不同的應(yīng)用對(duì)硬件進(jìn)行配置，使其在滿足要求的情況下去除冗余電路，以減少占用面積和功耗，從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗(yàn)證方法，并對(duì)所設(shè)計(jì)的USB2．0設(shè)備控制器建立了功能完備的ModelSim仿真驗(yàn)證環(huán)境，搭建了FPGA硬件驗(yàn)證平臺(tái)，設(shè)計(jì)了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器，并分別在FPGA平臺(tái)上進(jìn)行了功能驗(yàn)證。 @@ 本文所設(shè)計(jì)的USB2．0設(shè)備控制器IP核可配置性高，使用者可以自由配置所需端點(diǎn)的個(gè)數(shù)以及每個(gè)端點(diǎn)類(lèi)型等，可以集成于多種USB系統(tǒng)中，適于各類(lèi)USB設(shè)備的開(kāi)發(fā)。本課題所取得的成果為USB2．0設(shè)備類(lèi)的研究和開(kāi)發(fā)積累了經(jīng)驗(yàn)，并為后來(lái)實(shí)驗(yàn)室某項(xiàng)目測(cè)試芯片的USB數(shù)據(jù)采集提供了參考方案，也為未來(lái)USB3．0接口IP核的開(kāi)發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2．0控制器；IP核；FPGA；驗(yàn)證

標(biāo)簽： FPGA USB 20

上傳時(shí)間： 2013-06-30

上傳用戶：nanfeicui
基于FPGA的GPIB控制器的IP核設(shè)計(jì).rar

當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過(guò)嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本人通過(guò)查閱大量的技術(shù)資料，分析了集成電路在國(guó)內(nèi)外發(fā)展的最新動(dòng)態(tài)，提出了基于FPGA的自主知識(shí)產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對(duì)FPGA開(kāi)發(fā)所具備的基本知識(shí)作了簡(jiǎn)要介紹。文中對(duì)GPIB總線進(jìn)行了簡(jiǎn)單的描述，根據(jù)芯片設(shè)計(jì)的主要思想，重點(diǎn)在于論述怎樣用FPGA來(lái)實(shí)現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí)，對(duì)數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說(shuō)明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想，用VerilogHDL語(yǔ)言完成各模塊功能描述，通過(guò)Synplifv軟件的綜合，用Modelsim對(duì)設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號(hào)采取類(lèi)似畫(huà)電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì)，并用EDA工具下載到了FPGA上。為了更好地驗(yàn)證設(shè)計(jì)思想，借助EDA工具對(duì)GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后，本文對(duì)基于FPGA的GPIB控制器的IP核設(shè)計(jì)過(guò)程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢(shì)，指出了開(kāi)展進(jìn)一步研究需要做的工作。

標(biāo)簽： FPGA GPIB 控制器

上傳時(shí)間： 2013-06-12

上傳用戶：mqien