GPS（全球定位系統(tǒng)）是美國建立的高精度衛(wèi)星定位導航系統(tǒng)，高動態(tài)GPS接收機可應用于衛(wèi)星、飛機、高速列車等許多場合。高動態(tài)給GPS信號帶來很大的多普勒頻移和多普勒頻移變化率，普通民用接收機無法正常工作。適用于高動態(tài)條件的接收機可以有效消除多普勒頻移及其變化率對信號接收的影響，提高導航定位精度。 本文在深入研究GPS的系統(tǒng)組成、工作原理以及信號格式的基礎(chǔ)上，重點研究高動態(tài)條件下C/A碼和載波的捕獲與跟蹤方案。論文的主要工作如下： 1．深入研究擴頻信號的各種捕獲算法，提出了一種適用于高動態(tài)的基于FFT的C/A碼快速捕獲算法； 2．研究擴頻碼跟蹤和載波跟蹤技術(shù)，設(shè)計了載波輔助的碼跟蹤環(huán)路——數(shù)字延遲鎖定環(huán)（DLL）及一種叉積自動頻率跟蹤環(huán)（CPAFC）與科斯塔斯（Costas）環(huán)相結(jié)合的載波跟蹤方案，并在MATLAB環(huán)境下建立系統(tǒng)模型，對環(huán)路參數(shù)進行了詳細的設(shè)計； 3．初步完成了GPS接收機基帶處理模塊核心單元的FPGA設(shè)計和功能仿真。
上傳時間： 2013-07-10
上傳用戶：suxuan110425
本論文介紹了毫米波通信系統(tǒng)中常用的上變頻方案和調(diào)制方式，比較了它們的性能和特點，最終在發(fā)射系統(tǒng)中選擇了DQPSK調(diào)制方式。提出了一種利用數(shù)字上變頻技術(shù)進行基帶信號的數(shù)字域上變頻調(diào)制的方法。系統(tǒng)設(shè)計采用了現(xiàn)場可編程邏輯器件FPGA和通用正交上變頻器AD9857相結(jié)合的方案。 本設(shè)計硬件平臺以AD公司的AD9857為核心，在數(shù)字域完成了基帶數(shù)字信號內(nèi)插濾波、正交調(diào)制、D/A變換等功能；選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數(shù)字信號的處理，并實現(xiàn)了對AD9857的控制。軟件部分，應用Quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數(shù)字信號處理模塊(串并轉(zhuǎn)換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設(shè)計，并進行了仿真，仿真結(jié)果達到了設(shè)計要求。整個系統(tǒng)實現(xiàn)了在70MHz中頻載波上的DQPSK調(diào)制。系統(tǒng)具有結(jié)構(gòu)簡單，控制靈活，頻率分辨率高，頻率變化速率高等優(yōu)點。
上傳時間： 2013-07-18
上傳用戶：qoovoop
擴頻通信是一種性能優(yōu)異的通信方式，自其誕生之日起就受到了業(yè)內(nèi)人士的廣泛關(guān)注。本文以DS/SS接收機為基礎(chǔ)，圍繞相關(guān)的理論和技術(shù)，開展了載波跟蹤技術(shù)FPGA實現(xiàn)的研究。 論文首先綜述了課題的來源、背景和意義，闡述了DS/SS接收系統(tǒng)前端處理模塊和信號處理模塊的結(jié)構(gòu)，指出了本課題的關(guān)鍵技術(shù)。與此同時，作者在參考了大量國內(nèi)外有關(guān)文獻的基礎(chǔ)上，深入研究了四相鑒頻、自動頻率跟蹤鑒頻以及反正切鑒相等載波跟蹤鑒頻、鑒相算法，并根據(jù)這些理論設(shè)計了FLL與PLL相結(jié)合的載波跟蹤策略，完成了CPAFC和Costas環(huán)路仿真和性能分析。 其次，論文對載波跟蹤環(huán)路的硬件電路進行了設(shè)計，其中包括基帶信號處理的混頻、相關(guān)和積分清洗模塊，誤差量的提取和控制模塊，以及本地載波的產(chǎn)生模塊等，并在Altera公司的Stratix系列芯片----EP1S808956C6上對每個組成模塊進行了功能和時序上的仿真與實現(xiàn)，之后對系統(tǒng)各模塊進行了集成，解決了系統(tǒng)實現(xiàn)的同步問題。 最后，論文對系統(tǒng)作了實驗總結(jié)與分析，包括板級驗證總結(jié)與分析、接收機載波跟蹤性能分析，以及對載波同步技術(shù)的總結(jié)和展望。
上傳時間： 2013-04-24
上傳用戶：qazwsxedc
隨著科技的發(fā)展和社會的進步，數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運年的契機，研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺的數(shù)字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術(shù)標準。以此來發(fā)展擁有自主知識產(chǎn)權(quán)的數(shù)字電視事業(yè)，不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求，還可以帶動相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標準的基礎(chǔ)上，首先對系統(tǒng)的調(diào)制系統(tǒng)進行了設(shè)計規(guī)劃，然后對信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設(shè)計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪，考慮到實現(xiàn)的有效性，不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調(diào)制系統(tǒng)中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優(yōu)勢，考慮了算法的復雜度、運算的速度、資源的消耗，設(shè)計出一種新的算法，進行了Matlab驗證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數(shù)已很逼近4096點FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數(shù)在實現(xiàn)中比較苛刻，所以是設(shè)計的難點之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計了169階數(shù)字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計，并進行了設(shè)計優(yōu)化，顯著降低了濾波器的運算量，大大節(jié)約了實現(xiàn)該濾波器所需的乘法器資源。
上傳時間： 2013-06-28
上傳用戶：camelcamel690
現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應用和快速發(fā)展,使設(shè)計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應用于通訊、語音處理、計算機和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術(shù)之一,因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。 本文主要研究如何利用FPGA實現(xiàn)FFT算法,研制具有自主知識產(chǎn)權(quán)的FFT信號處理器。該設(shè)計采用高效基-16算法實現(xiàn)了一種4096點FFT復數(shù)浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯(lián)實現(xiàn),僅用8個實數(shù)乘法器就可實現(xiàn)基-16蝶形單元所需的8次復數(shù)乘法運算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點研究處理器蝶形單元設(shè)計的基礎(chǔ)上,本文完成了整個FFT處理器電路的FPGA設(shè)計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計；在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實現(xiàn)了處理器各個模塊的RTL設(shè)計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設(shè)計實現(xiàn)。 經(jīng)過仿真驗證,本文所設(shè)計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：科學怪人
隨著現(xiàn)代工業(yè)的高速發(fā)展，電力系統(tǒng)的非線性負荷日益增多，嚴重地污染了電網(wǎng)的環(huán)境，威脅著電網(wǎng)中的各種電氣設(shè)備的安全經(jīng)濟運行，不論從保證電力系統(tǒng)和供電系統(tǒng)的安全經(jīng)濟運行或是從保證設(shè)備和人身的安全來看，對諧波污染造成的危害影響加以經(jīng)常監(jiān)測和限制都是極為迫切的。諧波測量是諧波治理的重要前提條件，也是分析解決諧波治理問題的基本問題。國內(nèi)外已有各種諧波檢測的研究，形成了多種諧波檢測方法，基于快速傅立葉變化的FFT是當前諧波檢測中應用最為廣泛的一種諧波檢測方法。特別是經(jīng)過技術(shù)補償后的FFT算法，在諧波檢測中具有更好的性能。但該方法在實現(xiàn)上主要是采用通用DSP器件(比如TI公司產(chǎn)品)，其實時性不強，影響了檢測性能。隨著微電子技術(shù)和數(shù)字信號處理技術(shù)的發(fā)展，基于FPGA的數(shù)字信號處理具有高速、開發(fā)簡便、易于形成ASIC等優(yōu)勢而得到了廣泛的應用。論文在分析諧波測量方法的基礎(chǔ)上，提出了基于FPGA實現(xiàn)電網(wǎng)諧波測量系統(tǒng)。以嵌入式處理器NiosⅡ為核心，實現(xiàn)了電網(wǎng)諧波分析的周期圖功率譜分析方法。在整個系統(tǒng)硬件設(shè)計的基礎(chǔ)上，主要完成了基-28點、16點、32的FFT模塊、完成了求模運算模塊以及輸出顯示模塊。通過比較仿真得到的方波、正弦信號的譜結(jié)構(gòu)與實際系統(tǒng)輸出的譜結(jié)構(gòu)，驗證了該實現(xiàn)方法的正確性。
上傳時間： 2013-06-30
上傳用戶：無聊來刷下
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實現(xiàn)FFT算法的方案。 數(shù)字信號處理板的硬件電路設(shè)計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實時處理的要求，給出了數(shù)字信號處理板的硬件設(shè)計方案并對硬件電路的實現(xiàn)進行了分析和說明。 依據(jù)數(shù)字系統(tǒng)的設(shè)計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現(xiàn)了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現(xiàn)了設(shè)備的枚舉過程。
上傳時間： 2013-08-01
上傳用戶：Aidane
正交頻分復用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設(shè)計，詳細介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運用于OFDM基帶處理系統(tǒng)當中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。
標簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-04-24
上傳用戶：vaidya1bond007b1
眾所周知，信息傳輸?shù)暮诵膯栴}是有效性和可靠性，調(diào)制解調(diào)技術(shù)的發(fā)展正是體現(xiàn)了這一思想。從最早的模擬調(diào)幅調(diào)頻技術(shù)的日益完善，到現(xiàn)在數(shù)字調(diào)制技術(shù)的廣泛運用，使得信息的傳輸更為有效和可靠。QAM調(diào)制作為一種新的調(diào)制技術(shù)，因其具有很高的頻帶利用率而得到了廣泛的應用。 本文對基于FPGA的16QAM調(diào)制解調(diào)進行了討論和研究。首先對16QAM調(diào)制解調(diào)原理進行了闡述，建立了16QAM調(diào)制解調(diào)系統(tǒng)的數(shù)學模型，然后通過分析提出了基于FPGA的16QAM調(diào)制解調(diào)系統(tǒng)的設(shè)計方案。最后編寫Verilog代碼實現(xiàn)了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417，并通過軟件編程對其進行了相關(guān)調(diào)試。文中詳細介紹了基帶成形濾波器、載波恢復和定時同步的基本原理及其設(shè)計方法。首先用Matlab對整個16QAM系統(tǒng)進行了軟件仿真；然后用硬件描述語言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關(guān)鍵算法的編寫、行為仿真和綜合，最后詳細闡述了異步串口(UART)的FPGA實現(xiàn)，把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。
標簽： FPGA QAM 調(diào)制解調(diào) 技術(shù)研究
上傳時間： 2013-06-12
上傳用戶：q123321
本文對基于脈動陣列結(jié)構(gòu)的RSA公鑰密碼協(xié)處理器進行了深入的研究，通過對Montgomery模乘思想的深入分析，確定了免減基2算法作為模乘運算實現(xiàn)算法，同時系統(tǒng)的研究了脈動陣列結(jié)構(gòu)這一專用處理器設(shè)計模型，結(jié)合器件特性設(shè)計出一種適于在FPGA上實現(xiàn)的模乘運算電路結(jié)構(gòu)，通過引入流水線技術(shù)，實現(xiàn)了兩次模乘運算并行處理。在此基礎(chǔ)上，引入可變參數(shù)的設(shè)計理念，完成了可變參數(shù)模冪運算電路的設(shè)計與實現(xiàn)工作，有效的提高了算法硬件實現(xiàn)的靈活性。
上傳時間： 2013-07-16
上傳用戶：playboys0
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
