本資料是關(guān)于Altera公司 Stratix V GX FPGA開(kāi)發(fā)板電路圖的資料。資料包括開(kāi)發(fā)板原理圖、PCB圖。
標(biāo)簽： Stratix Altera FPGA GX
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：18707733937
AstroII-EVB-F1K(A)-L144開(kāi)發(fā)板用戶(hù)指南
標(biāo)簽： AstroII-EVB-F 144 開(kāi)發(fā)板 用戶(hù)
上傳時(shí)間： 2013-11-22
上傳用戶(hù)：zhichenglu
DE0開(kāi)發(fā)板用戶(hù)手冊(cè)
標(biāo)簽： DE0 開(kāi)發(fā)板 用戶(hù)手冊(cè)
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：liu999666
開(kāi)發(fā)板引腳資料
標(biāo)簽： FPGA 開(kāi)發(fā)板
上傳時(shí)間： 2013-11-24
上傳用戶(hù)：啊颯颯大師的
fpga開(kāi)發(fā)板電路圖有10多種fpga開(kāi)發(fā)板電路圖，供下載。 Cyclone II EP2C20 原理圖.pdf
標(biāo)簽： fpga 開(kāi)發(fā)板 電路圖
上傳時(shí)間： 2014-05-25
上傳用戶(hù)：smallfish
ETL-002 FPGA開(kāi)發(fā)板是以Altera公司的最新系列Cyclone III中的3C10為主芯片，并提供了極為豐富的芯片外圍接口資源以及下載線，數(shù)據(jù)線以及資料光盤(pán)等。除了這些硬件外，我們還提供了十多個(gè)接口實(shí)驗(yàn)，并公開(kāi)了電路原理圖和實(shí)驗(yàn)的Verilog源代碼，以便于大家對(duì)照學(xué)習(xí)，并可以在該開(kāi)發(fā)板上進(jìn)行二次開(kāi)發(fā)。
標(biāo)簽： Cyclone Altera FPGA ETL
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：1477849018@qq.com
wifi核心板原理圖V1.0
標(biāo)簽： wifi 1.0 核心板 原理圖
上傳時(shí)間： 2013-10-26
上傳用戶(hù)：h886166
基于AT89S52單片機(jī)的nRF2401無(wú)線模塊開(kāi)發(fā)板 資料齊全
標(biāo)簽： 2401 89S S52 nRF
上傳時(shí)間： 2014-06-14
上傳用戶(hù)：nshark
無(wú)線傳感網(wǎng)絡(luò)存在關(guān)鍵區(qū)域節(jié)點(diǎn)能量消耗過(guò)快，節(jié)點(diǎn)能量供應(yīng)有限以及通信鏈路擁塞等問(wèn)題，容易造成節(jié)點(diǎn)故障和路由破壞。為減小上述問(wèn)題對(duì)網(wǎng)絡(luò)傳輸造成的影響，提出一種基于Q學(xué)習(xí)的無(wú)線傳感網(wǎng)絡(luò)自愈算法，通過(guò)引入Q學(xué)習(xí)的反饋機(jī)制，動(dòng)態(tài)感知網(wǎng)絡(luò)的狀態(tài)信息，當(dāng)故障發(fā)生時(shí)，自適應(yīng)地選擇恢復(fù)路徑，保證數(shù)據(jù)實(shí)時(shí)順利傳輸。仿真結(jié)果表明，該算法降低了錯(cuò)誤選擇故障或擁塞路徑的概率，在故障感知、故障恢復(fù)和延長(zhǎng)網(wǎng)絡(luò)壽命等方面，表現(xiàn)出了良好的性能。
標(biāo)簽： 無(wú)線傳感網(wǎng)絡(luò) 算法
上傳用戶(hù)：toyoad
L波段表
標(biāo)簽： L波段
上傳時(shí)間： 2014-12-29
上傳用戶(hù)：aa7821634
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
