Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第二版) 夏宇聞
標(biāo)簽： Verilog 數(shù)字系統(tǒng) 設(shè)計(jì)教程
上傳時(shí)間： 2013-12-01
上傳用戶：1397412112
Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級(jí)（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語(yǔ)言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語(yǔ)言作為一種結(jié)構(gòu)化和過程性的語(yǔ)言，其語(yǔ)法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語(yǔ)言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動(dòng)時(shí)間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語(yǔ)言作為一種結(jié)構(gòu)化的語(yǔ)言也非常適合于門級(jí)和開關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語(yǔ)（primitive）; - 提供了雙向通路和電阻器件的原語(yǔ); - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語(yǔ)句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語(yǔ)來建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語(yǔ)言，有著類似C語(yǔ)言的風(fēng)格。其中有許多語(yǔ)句如：if語(yǔ)句、case語(yǔ)句等和C語(yǔ)言中的對(duì)應(yīng)語(yǔ)句十分相似。如果讀者已經(jīng)掌握C語(yǔ)言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語(yǔ)句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語(yǔ)法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
本資料是關(guān)于夏宇聞老師優(yōu)秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。
上傳時(shí)間： 2013-11-21
上傳用戶：電子世界
宇聞著Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版
標(biāo)簽： Verilog word 數(shù)字系統(tǒng) 設(shè)計(jì)教程
上傳時(shí)間： 2013-11-03
上傳用戶：zhang_yi
宇聞著Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版
標(biāo)簽： Verilog word 數(shù)字系統(tǒng) 設(shè)計(jì)教程
上傳時(shí)間： 2013-10-11
上傳用戶：angle
protel99se元件名系表
上傳時(shí)間： 2013-11-12
上傳用戶：sz_hjbf
夏宇聞Verilog經(jīng)典教程
上傳時(shí)間： 2013-10-21
上傳用戶：zhangyi99104144
針對(duì)一般測(cè)溫方法在進(jìn)行流體多點(diǎn)溫度測(cè)量時(shí)存在系統(tǒng)復(fù)雜，準(zhǔn)確度和速度難以兼顧的問題，提出了一種基于溫度-頻率（T-F）變換的測(cè)量系統(tǒng)。該系統(tǒng)使用PIC18F6722單片機(jī)控制MOS管開關(guān)陣列，使多個(gè)測(cè)點(diǎn)的熱敏電阻分別與TLC555構(gòu)成振蕩電路，將測(cè)點(diǎn)的溫度變化轉(zhuǎn)化為振蕩頻率的變化，使用8253計(jì)數(shù)芯片對(duì)TLC555的輸出信號(hào)進(jìn)行測(cè)量并產(chǎn)生中斷，單片機(jī)讀取8253計(jì)數(shù)值反演為測(cè)點(diǎn)溫度。實(shí)驗(yàn)表明，測(cè)點(diǎn)數(shù)目增多不會(huì)增加測(cè)量系統(tǒng)的復(fù)雜程度，通過設(shè)置8253的計(jì)數(shù)初值，可以在不改變硬件的情況下靈活選擇測(cè)量的準(zhǔn)確度和速度，滿足了流體多點(diǎn)精確快速測(cè)溫的需求。同時(shí)該系統(tǒng)具備簡(jiǎn)潔實(shí)用，成本低的優(yōu)點(diǎn)。
上傳時(shí)間： 2013-10-23
上傳用戶：assef
C51編寫對(duì)SST 之FLASH操作源代碼,用單片機(jī)實(shí)現(xiàn)對(duì)SST39VF040的操作
上傳時(shí)間： 2015-01-04
上傳用戶：84425894
華科控制系的最新交流電機(jī)講義
上傳時(shí)間： 2014-12-03
上傳用戶：nanfeicui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
