夏宇聞著作：從算法設計到硬線邏輯的實現,講解比較詳細，是一本不錯的參考資料
上傳時間： 2013-08-16
上傳用戶：hzy5825468
本書從應用角度深入淺出地介紹國際上最流行的MOTOROLA M68HC05系列單片機的 結構、指令系統、定時器、串行通訊接口(SCI)、串行外圍接口(SPI)、A/D轉換器、脈沖寬 度調制(PWM)、EPROM/EEPROM、液晶顯示(LCD)驅動器、屏幕顯示(OSD)驅動器、雙音多頻(DTMF)等I／O功能及其使用方法，重點詳細地論述匯編程序設計方法、系統設計方法、單片機開發與應用技術和大量具體應用實例。本書實用性強、取材新穎、內容豐富，適于電子、無線電、微機、自控、通訊等領域的工程技術人員和科研人員閱讀，也適合于作高等院校、專科學校和各類培訓班的教材或參考書。是單片機入門和開發應用單片機的實用資料。 MOTOROLA M68HC05系列8位單片機是國際上應用最廣泛、功能最豐富和性能價格比最優的單片機。由于該系列單片機具有功能全面、速度高、系統設計簡單、使用方便、功耗低、可靠性高、價格低等許多特點，在家電、有線與無線通訊、儀表、測控系統、自控、汽車等領域得到了廣泛的應用，因而它在市場占有率方面占有絕對優勢。 隨著電子產品的智能化和小型化的發展，將單片機應用于各類產品中，使提高產品的性能與檔次成為必然的趨勢。無論從性能方面還是從價格方面考慮，選用M68HC05系列單片機都將是最適宜的。 M68HC05系列單片機片內除具有RAM、ROM/EPROM/OTPROM(一次可編程ROM)或EEPROM、多功能16位定時器(具有輸入捕捉、輸出比較、溢出和實時中斷功能)、兩種省電低功耗方式、并行I/O口外，還具有許多特殊I/O功能，例如A/D轉換器、串行通訊接口(SCI)、串行外圍接口(SPI)、液晶顯示(LCD)驅動器、脈沖寬度調制(PWM)、屏幕顯示(OSD)驅動器、熒光顯示(VFD)驅動器、雙音多頻(DTMF)發生/接收器、實時時鐘((RTC)、鍵盤中斷和H橋驅動器等。M68HC05系列有近百種型號，可根據應用場合方便地選用具有所需功能的型號。這樣，既能充分利用單片機片內的資源，又不需外接其他電路芯片，使構成的應用系統極為簡單。M68HC05系列的應用系統是真正的單片系統，通常只需外接極少量元件。 由于用M68HC05單片機內部的硬件完成所需的功能，因此，應用系統電路簡單，系統可靠性高、成本低、體積小、使用與調試方便，易于大批量生產，并且使與外圍功能有關的軟件程序的設計也大大簡化。 本書實用性強，取材新穎，內容豐富、全面，從應用角度深入淺出地介紹M68HC05系列單片機的結構、功能及其應用系統的設計與開發，還重點介紹程序設計和大量具體應用實例。本書注重實用，以盡量簡明的語言、最少的篇幅，使讀者花最少的時間就能掌握M68HC05系列單片機的設計、開發與應用技術。本書作者具有多年從事單片機教學和科研的經驗，該書是根據最新資料和科研成果并結合親身經歷的實際教學內容編寫成的，希望也堅信本書對廣大讀者一定會有裨益。 本書編著者有：剛寒冰、齊秋群、剛勵韜、徐英新、姜洪福、姜朋、高京齋、李宇仁、劉穎、邊萌。本書不足和謬誤之處，請批評指正。
上傳時間： 2013-10-18
上傳用戶：exxxds
設計實現了一種基于MSP430系列超低功耗單片機的新型高精度自控式骨矯形器，介紹了系統的總體設計及硬件軟件設計。試驗表明，該骨矯形器可實現自控內固定、牽張、回縮及加壓固定功能，且功耗低、操控簡單、控制精度高、安全可靠。
上傳時間： 2013-10-16
上傳用戶：1427796291
Verilog數字系統設計教程(第二版) 夏宇聞
上傳時間： 2014-12-28
上傳用戶：牛布牛
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
本資料是關于夏宇聞老師優秀的verilog教程課件，其中包括verilog講稿PPT、verilog課件、verilog例題等。
上傳時間： 2013-10-24
上傳用戶：exxxds
宇聞著Verilog數字系統設計教程word版
上傳時間： 2013-10-10
上傳用戶：ruan2570406
宇聞著Verilog數字系統設計教程word版
上傳時間： 2013-10-22
上傳用戶：pei5
夏宇聞Verilog經典教程
上傳時間： 2013-11-01
上傳用戶：yuanyuan123
宇電AIBUS及MODBUS通訊協議
上傳時間： 2013-11-03
上傳用戶：lwwhust
