PVAuthor v3.0MP4轉(zhuǎn)換工具軟件介紹 PVAuthor 3.0是歷史最悠久的MPEG-4公司之一的PacketVideo公司所開發(fā)的產(chǎn)品,PVAuthor 3.0是非常成熟的編碼工具，其目標(biāo)是將串流技術(shù)應(yīng)用于移動通信器件，支持AVI、MPG的視頻流轉(zhuǎn)換成手機支持的MP4媒體，因此,PVAuthor及其相伴的PVPlayer是現(xiàn)時移動通信中不可缺少的工具。 1、復(fù)制pvauthor到安裝程序目錄； 一般為：*:\Program Files\PacketVideo\PVAuthor 2、復(fù)制pvaactvx.dll到system32目錄； Window 2000/NT: *:\WinNT\system32 Window 98/XP: *:\Windows\system32 注:*為你所安裝的系統(tǒng)盤符和文件安裝盤符!!!
標(biāo)簽： PVAuthor 3.0 MP 轉(zhuǎn)換
上傳時間： 2014-12-31
上傳用戶：lz4v4
(1）交流電源進線，保險絲之前兩線最小安全距離不小于6MM，兩線與機殼或機內(nèi)接地最小安全距離不小于8MM。 （2）保險絲后的走線要求：零、火線最小爬電距離不小于3MM。 （3）高壓區(qū)與低壓區(qū)的最小爬電距離不小于8MM，不足8MM或等于8MM的。須開2MM的安全槽。 （4）高壓區(qū)須有高壓示警標(biāo)識的絲印，即有感嘆號在內(nèi)的三角形符號；高壓區(qū)須用絲印框住，框條絲印須不小于3MM寬。 （5）高壓整流濾波的正負之間的最小安全距離不小于2MM。
標(biāo)簽： PCB 安規(guī)設(shè)計 安規(guī)要求 注意事項
上傳時間： 2015-01-01
上傳用戶：小楓殘月
可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計的關(guān)鍵元器件。在工業(yè)設(shè)計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點： 1. 設(shè)計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設(shè)計能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。 4. 過時保護——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護硬件不會過時。 5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設(shè)計和軟件開發(fā)、IP集成以及調(diào)試。
標(biāo)簽： FPGA 工業(yè)應(yīng)用
上傳時間： 2013-11-18
上傳用戶：tb_6877751
基于VHDL的FPGA和Nios II 實例精煉【作者：劉福奇；出版社：北京航空航天大學(xué)出版社】（本書優(yōu)酷視頻地址：http://www.youku.com/playlist_show/id_5882081.html） 內(nèi)容簡介：本書分為4個部分：Quartus Ⅱ軟件的基本操作、VHDL語法介紹、FPGA設(shè)計實例和Nios Ⅱ設(shè)計實例；總結(jié)了編者幾年來的FPGA設(shè)計經(jīng)驗，力求給初學(xué)者或是想接觸這方面知識的讀者提供一種快速入門的方法；適合電子相關(guān)專業(yè)的大學(xué)生、FPGA的初學(xué)者以及對FPGA有興趣的電子工程師。初學(xué)者可以按照步驟學(xué)習(xí)。本書中提及到時間計算問題，不光提出有時間戳的方法， 還介紹了一種通過讀取定時器的寄存器來計算時間的方法。其實，有人認為，本書最好的部分是：DMA的實現(xiàn)說明（本書從3個方面講述了DMA的使用）。現(xiàn)在學(xué)習(xí)Verilog HDL的人或許比較多，但是用VHDL的人可以學(xué)習(xí)下，這本書還是很不錯的。
上傳時間： 2014-07-10
上傳用戶：米米陽123
中望CAD2010體驗版正式發(fā)布。作為中望公司的最新年度力作，在繼承以往版本優(yōu)勢的基礎(chǔ)上，中望CAD2010融入了以“安全漏洞抓取、內(nèi)存池優(yōu)化、位圖和矢量圖混合處理”等多項可以極大提高軟件穩(wěn)定性和效率的中望正在申請全球?qū)＠莫殑?chuàng)技術(shù)，新增了眾多實用的新功能，在整體性能上實現(xiàn)了巨大的飛躍，主要體現(xiàn)在以下幾方面： 大圖紙?zhí)幚砟芰Φ奶嵘? 文字所見即所得、消隱打印等新功能 二次開發(fā)接口更加成熟 一、大圖紙?zhí)幚砟芰Φ奶嵘? 中望CAD2010版采用了更先進的內(nèi)存管理以及壓縮技術(shù)，采用了一些新的優(yōu)化算法，使得中望CAD常用命令執(zhí)行效率和資源占用情況得到進一步的提高，特別是在低內(nèi)存配置下大圖紙的處理能力，大大減少了圖紙內(nèi)存資源占用量，提升了大圖紙?zhí)幚硭俣取Ｖ饕w現(xiàn)在： 大圖紙內(nèi)存占用量顯著下降，平均下降約30%，地形圖類圖紙則平均下降50%； 實體縮放和平移，zoom\pan\redraw更加順暢； 保存速度更快、數(shù)據(jù)更安全，保存速度平均有40%的提升。 二、新增功能 1、文字所見即所得 文字編輯器有多處改進，文字編輯時顯示的樣式為最后在圖面上的樣式，達到了所見即所得的效果。文字編輯器新加入段落設(shè)置，可進行制表位、縮進、段落對齊方式、段落間距和段落行距等項目的調(diào)整。另外，在文字編輯器內(nèi)可直接改變文字傾斜、高度、寬度等特征。 2、消隱打印 中望CAD2010版本支持二維和三維對象的消隱打印，在打印對象時消除隱藏線，不考慮其在屏幕上的顯示方式。此次消隱打印功能主要體現(xiàn)在以下兩個方面： （一）、平臺相關(guān)命令和功能的調(diào)整 視口的“屬性”：增加“著色打印”選項（“線框”和“消隱”兩種著色打印項） 選擇視口后，右鍵菜單支持“著色打印”項（ “線框”和“隱藏”兩種模式） 命令mview增加了“著色打印”功能項，可以方便用戶設(shè)置視口的“著色打印屬性”（線框和消隱兩種模式） 打印”對話框調(diào)整：在布局空間，激活“打印”對話框，以前的“消隱打印”選項顯示為“隱藏圖紙空間對象”。 頁面設(shè)置管理器啟動的“打印設(shè)置”對話框調(diào)整：圖紙空間中，通過頁面設(shè)置管理器激活的“打印設(shè)置”對話框，以前的“消隱打印”選項顯示為“隱藏圖紙空間對象” （二）、消隱打印使用方法的調(diào)整 模型空間： 可通過“打印”或“頁面設(shè)置管理器”打開的“打印設(shè)置”對話框中的“消隱打印”選項來控制模型空間的對象是否消隱打印，同時包含消隱打印預(yù)覽，若勾選“消隱打印”按鈕，模型空間的對象將被消隱打印出來。 布局空間： 若要在布局空間消隱打印對象，分為兩種情況： 1) 布局空間視口外的對象是否消隱，直接取決于“打印設(shè)置”對話框中“隱藏圖紙空間對象”按鈕是否被勾選； ２）布局空間視口中的對象是否消隱，取決于視口本身的屬性，即“著色打印”特性選項，必須確保該選項為“消隱”才可消隱打印或預(yù)覽 3、圖層狀態(tài)管理器 可以創(chuàng)建多個命名圖層狀態(tài)，以保存圖層的狀態(tài)列表，用戶可以通過選擇圖層狀態(tài)來表現(xiàn)圖紙的不同顯示效果。這種圖層狀態(tài)可以輸出供其它圖紙使用，也可以輸入其它保存的圖層狀態(tài)設(shè)置。 4、文字定點縮放 能夠依據(jù)文字位置的特征點，如中心，左下等，作為基準(zhǔn)點，對多行文字或單行文字進行縮放，同時不改變基準(zhǔn)點位置。 5、Splinedit新功能 全面支持樣條曲線的編輯，主要體現(xiàn)在SPLINEDIT命令行提示中，如下： 擬合數(shù)據(jù)(F)/閉合樣條(C)/移動(M) 頂點(V)/精度(R)/反向(E)/撤消(U)/<退出(X)>: 擬合數(shù)據(jù)： 增加(A)/閉合(C)/刪除數(shù)據(jù)(D)/移動(M)/清理(P)/切線(T)/<退出(X)>: 增加、刪除數(shù)據(jù)：通過增加、刪除樣條曲線的擬合點來控制樣條曲線的擬合程度。 移動：通過移動指定的擬合點控制樣條曲線的擬合數(shù)據(jù) 閉合/打開：控制樣條曲線是否閉合。 清理：清除樣條曲線的擬合數(shù)據(jù)，從而使命令提示信息變?yōu)椴话瑪M合數(shù)據(jù)的情形。 切線：修改樣條曲線的起點和端點切向。 閉合樣條：將打開的樣條曲線閉合。若選擇的樣條曲線為閉合的，該選項為“打開”，將閉合的樣條曲線打開。 移動：可用來移動樣條曲線的控制點到新的位置。 精度：可通過添加控制點、提高階數(shù)或權(quán)值的方式更為精密的控制樣條曲線的定義。 反向：調(diào)整樣條曲線的方向為反向。 6、捕捉和柵格功能增強 7、支持文件搜索路徑 關(guān)于激活注冊：打開CAD界面，找到左上面的“幫助”，激活產(chǎn)品-復(fù)制申請碼-再打開你解壓到CAD包找到keygen.exe（也就是注冊機，有的在是“Key”文件里，如果沒有可以到網(wǎng)上下載），輸入申請碼--點擊確定，就中間那個鍵--得到數(shù)據(jù) 應(yīng)該是五組-復(fù)制再回到上面激活碼頁面，粘貼激活碼確定就ok ！復(fù)制(粘貼)的時候用 ctrl +c（v），用鼠標(biāo)右鍵沒用！ 如果打開安裝CAD就得注冊才能運行的，那方法也跟上邊的差不多！ 其實你在網(wǎng)上一般是找不到激活碼的，因為各個申請碼不一樣，所以別人的激活碼到你那基本上沒用，只能用相應(yīng)的方法得到激活碼，這方法也就要你自己去試了，我原來也不會裝CAD，但現(xiàn)在一般3分鐘就裝好了，只要知道怎么說了就快了，一般軟件都是一樣的裝法，不會裝可以到網(wǎng)上找資料！有時求人不如求已，自己算比在網(wǎng)上等著別人給你算快多了
上傳時間： 2013-10-21
上傳用戶：tedo811
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設(shè)計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果，在進行較復(fù)雜的設(shè)計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進行復(fù)雜系統(tǒng)的設(shè)計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計流程。
上傳時間： 2013-10-11
上傳用戶：1079836864
1,電路板插件，浸錫，切腳的方法 1.制板(往往找專門制板企業(yè)制作，圖紙由自己提供)并清潔干凈。 2.插橫插、直插小件，如1/4W的電阻、電容、電感等等貼近電路板的小尺寸元器件。 3.插大、中等尺寸的元器件，如470μ電解電容和火牛。 4.插IC，如貼片IC可在第一步焊好。 原則上來說將元器件由低至高、由小至大地安排插件順序，其中高低原則優(yōu)先于水平尺寸原則。 若手工焊接，則插件時插一個焊一個。若過爐的話直接按錫爐操作指南操作即可。 切腳可選擇手工剪切也可用專門的切腳機處理，基本工藝要求就是剛好將露出錫包部分切除即可。 若你是想開廠進行規(guī)模生產(chǎn)的話，那么還是建議先熟讀掌握相關(guān)國家和行業(yè)標(biāo)準(zhǔn)為好，否則你辛苦做出的產(chǎn)品會無人問津的。而且掌握標(biāo)準(zhǔn)的過程也可以幫助你對制作電路板流程進行制訂和排序。 最后強烈建議你先找個電子廠進去偷師一番，畢竟眼見為實嘛。
上傳時間： 2013-11-16
上傳用戶：lvchengogo
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計規(guī)范
上傳時間： 2013-11-03
上傳用戶：tzl1975
最新的HDMI I.3（高清晰度多媒體接口1.3）標(biāo)準(zhǔn)把以前的HDMI 1.0 - 1.2標(biāo)準(zhǔn)所規(guī)定的數(shù)據(jù)傳送速度提高了一倍，每對差動信號線的速度達到3.4 Gbps。由于數(shù)據(jù)傳送速度這么高，要求電路板的電容小，確保信號的素質(zhì)很好，這給電路板的設(shè)計帶來了新的挑戰(zhàn)。在解決這個問題，實現(xiàn)可靠的靜電放電（ESD）保護時，這點尤其重要。在HDMI系統(tǒng)設(shè)計中增加ESD保護時，如果選用合適的辦法，就可以把問題簡化。泰科電子的ESD和過電流保護參考設(shè)計，符合3.4 GHz的HDMI 1.3規(guī)范，達到IEC 61000-4-2關(guān)于ESD保護的要求，并且可以優(yōu)化電路板的空間，所有這些可以幫助設(shè)計人員減少風(fēng)險。本文探討在HDMI 1.3系統(tǒng)中設(shè)計ESD保護的要求和容易犯的錯誤。 概述 在高清晰度視頻系統(tǒng)中增加ESD保護，提出了許多復(fù)雜而且令人為難的問題，這會增加成本，會延長產(chǎn)品上市的時間。人們在選擇ESD保護方案時，往往是根據(jù)解決這個問題的辦法實現(xiàn)起來是否容易。不過，最簡單的辦法也許不可能提供充分的ESD保護，或者在電路板上占用的空間不能讓人最滿意。有些時候，在開始時看上去是解決ESD保護問題的最好辦法，到了后來，會發(fā)現(xiàn)需要使用多種電路板材來保證時基信號達到要求。在實現(xiàn)一個充分的靜電放電保護時，往往需要在尺寸、靜電放電保護的性能以及實現(xiàn)起來是否容易這幾方面進行折衷。一直到現(xiàn)在仍然是這樣。
上傳時間： 2015-01-02
上傳用戶：zhuimenghuadie
印刷電路板PCB 的一般布局原則在一些相對難懂的文件中得到總結(jié)一些原則是特殊適用于微控制器的然而這些原則卻被試圖應(yīng)用到所有的現(xiàn)代CMOS 集成電路上這個文件覆蓋了大部分已知和已經(jīng)發(fā)表的使用在低噪聲無屏蔽環(huán)境的布局技術(shù)研究是針對兩層板的假設(shè)最大可接受的噪聲水平為30dB或更大比FCC 第15 部分更嚴(yán)格這個噪聲水平看起來是歐洲和美國汽車市場能接受的噪聲上限這個文件并不總是解釋給出技術(shù)中的為什么因為它的意圖只是作為參考文件而不是作為輔助教育文件要提醒讀者的是即使在原先的設(shè)計中并沒有使用一種給定的技術(shù)而電路仍然具有可以接受的性能并不代表這種技術(shù)沒有用處隨著時間的推移集成電路芯片的速度和集成度也在提高每一種隔離和減小噪聲的方法都會得到使用.
上傳時間： 2013-10-16
上傳用戶：xiehao13
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
