亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

模式識(shí)別 機(jī)器學(xué)習(xí)

  • 基于DSPFPGA的H264AVC實(shí)時(shí)編碼器

    H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn),采用了近幾年視頻編碼方面的先進(jìn)技術(shù),以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo),作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì),軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過(guò)對(duì)H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評(píng)估,算法特點(diǎn)的分析,同時(shí)考慮到編碼器系統(tǒng)的可伸縮性,可擴(kuò)展性,本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器,而FPGA作為協(xié)處理器,針對(duì)編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動(dòng)估計(jì)模塊,設(shè)計(jì)相應(yīng)的硬件加速引擎,以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案,其中一個(gè)主要的不同在于幀間預(yù)測(cè)采用了可變塊尺寸的運(yùn)動(dòng)估計(jì),同時(shí)運(yùn)動(dòng)向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預(yù)測(cè),可以改善運(yùn)動(dòng)補(bǔ)償精度,提高圖像質(zhì)量和編碼效率,但同時(shí)也大大增加了編碼器的復(fù)雜度,因此需要設(shè)計(jì)專(zhuān)門(mén)的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動(dòng)估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn),包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中,將多處理器技術(shù)和流水線技術(shù)相結(jié)合,提供高性能的并行計(jì)算能力,同時(shí),采用合理的存儲(chǔ)器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量,滿足運(yùn)算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環(huán)境下建立測(cè)試平臺(tái),完成了對(duì)整個(gè)設(shè)計(jì)的RTL級(jí)的仿真驗(yàn)證,并針對(duì)Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化,從而使工作頻率最終達(dá)到134MHz,分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實(shí)時(shí)性要求。

    標(biāo)簽: DSPFPGA H264 264 AVC

    上傳時(shí)間: 2013-07-24

    上傳用戶:sn2080395

  • 基于FPGA的H264視頻編碼器設(shè)計(jì)

    隨著多媒體編碼技術(shù)的發(fā)展,視頻壓縮標(biāo)準(zhǔn)在很多領(lǐng)域都得到了成功應(yīng)用,如視頻會(huì)議(H.263)、DVD(MPEG-2)、機(jī)頂盒(MPEG-2)等等,而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點(diǎn)轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來(lái)。帶寬的增加為流式媒體的發(fā)展鋪平了道路,而高效的視頻壓縮標(biāo)準(zhǔn)的出臺(tái)則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國(guó)際電信聯(lián)合會(huì)和國(guó)際標(biāo)準(zhǔn)化組織共同發(fā)展的下一代視頻壓縮標(biāo)準(zhǔn)之一。新標(biāo)準(zhǔn)中采用了新的視頻壓縮技術(shù),如多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)DCT變換、變塊尺寸運(yùn)動(dòng)補(bǔ)償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長(zhǎng)編碼(CAVLC)等等,這些技術(shù)的采用大大提高了視頻壓縮的效率,更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實(shí)現(xiàn)。 本文主要根據(jù)視頻會(huì)議應(yīng)用的需要對(duì)JM8.6代碼進(jìn)行優(yōu)化,目標(biāo)是實(shí)現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器,并對(duì)部分功能模塊進(jìn)行電路設(shè)計(jì)。在設(shè)計(jì)方法上采用自頂向下的設(shè)計(jì)方法,首先對(duì)H.264編碼器的C代碼和算法進(jìn)行優(yōu)化,并對(duì)優(yōu)化后的結(jié)果進(jìn)行測(cè)試比較,結(jié)果顯示在圖像質(zhì)量沒(méi)有明顯降低的情況下,H.264編碼器編碼CIF格式視頻每秒達(dá)到15幀以上,滿足了視頻會(huì)議應(yīng)用的實(shí)時(shí)性要求。然后,以C模型為參考對(duì)H.264編碼器的部分功能模塊電路進(jìn)行設(shè)計(jì)。采用Verilog HDL實(shí)現(xiàn)了這些模塊,并在Quartus Ⅱ中進(jìn)行了綜合、仿真、驗(yàn)證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計(jì),詳細(xì)說(shuō)明模塊的工作原理和過(guò)程,然后進(jìn)行多組的仿真測(cè)試,結(jié)果與C模型相應(yīng)部分的結(jié)果一致,證明了設(shè)計(jì)的正確性。

    標(biāo)簽: FPGA H264 視頻編碼器

    上傳時(shí)間: 2013-06-11

    上傳用戶:kjgkadjg

  • AVR高壓編程器(STK500-II)

    ·該編程器使用Atmel STK500_2協(xié)議,使用AVR Studio4.xx STK500工具進(jìn)行編程.使用方法請(qǐng)參照ATMEL官方資料. 通信接口:STK500和PC機(jī)之間的通信通過(guò)RS232來(lái)進(jìn)行.STK500使用115.2k的波特率.8個(gè)字節(jié),1個(gè)停止位,沒(méi)有奇偶校驗(yàn). PC機(jī)也必須設(shè)置為同樣才能進(jìn)行通信. 可以使用ISP模式或者PP(并行變成)模式都可實(shí)現(xiàn)燒

    標(biāo)簽: AVR 500 STK II

    上傳時(shí)間: 2013-06-10

    上傳用戶:lepoke

  • GD-06 ALLEGRO通用GSM撥號(hào)器

    D-06  ALLEGRO 是通用型的GSM撥號(hào)器和控制器,它既可以用于家庭又可以用于工業(yè)自動(dòng)控制,用于安全防范或遠(yuǎn)程數(shù)據(jù)傳輸工程,觸發(fā)任何一個(gè)輸入端將會(huì)使得該裝置以短信的方式發(fā)送報(bào)告到已編好程的電話號(hào)碼上或直接打電話,通過(guò)發(fā)送特定的短信到該裝置上,你可以打開(kāi)或關(guān)閉遠(yuǎn)端控制輸出端。基本設(shè)定是,GD-06提供4個(gè)輸入觸發(fā)端和3個(gè)輸出端。  可以通過(guò)對(duì)該裝置發(fā)送短信進(jìn)行編程或通過(guò)互聯(lián)網(wǎng)用捷豹GSMLINK網(wǎng)頁(yè)進(jìn)行編程。 專(zhuān)業(yè)模式允許所有的輸入和輸出端的全面編程,觸發(fā)監(jiān)聽(tīng)模式,GPRS數(shù)據(jù)通訊和模擬數(shù)據(jù)發(fā)送。 

    標(biāo)簽: ALLEGRO GSM GD 06

    上傳時(shí)間: 2013-10-22

    上傳用戶:panjialaodi

  • 基于新型CCCII電流模式二階帶通濾波器設(shè)計(jì)

    針對(duì)傳統(tǒng)第二代電流傳輸器(CCII)電壓跟隨不理想的問(wèn)題,提出了新型第二代電流傳輸器(CCCII)并通過(guò)采用新型第二代電流傳輸器(CCCII)構(gòu)成二階電流模式帶通濾波器,此濾波器只需使用2個(gè)電流傳輸器和2個(gè)電容即可完成設(shè)計(jì)。設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單,其中心頻率可由電流傳輸器的偏置電流控制。利用HSpice軟件仿真分析并驗(yàn)證了理論設(shè)計(jì)的準(zhǔn)確性和可行性。

    標(biāo)簽: CCCII 電流模式 二階 帶通濾波器設(shè)計(jì)

    上傳時(shí)間: 2013-11-15

    上傳用戶:jqy_china

  • 基于第二代電流傳輸器的積分器設(shè)計(jì)

    介紹了一種基于低壓、寬帶、軌對(duì)軌、自偏置CMOS第二代電流傳輸器(CCII)的電流模式積分器電路,能廣泛應(yīng)用于無(wú)線通訊、射頻等高頻模擬電路中。通過(guò)采用0.18 μm工藝參數(shù),進(jìn)行Hspice仿真,結(jié)果表明:電流傳輸器電壓跟隨的線性范圍為-1.04~1.15 V,電流跟隨的線性范圍為-9.02~6.66 mA,iX/iZ的-3 dB帶寬為1.6 GHz。輸出信號(hào)的幅度以20dB/decade的斜率下降,相位在低于3 MHz的頻段上保持在90°。

    標(biāo)簽: 電流傳輸器 積分器

    上傳時(shí)間: 2014-06-20

    上傳用戶:lvchengogo

  • 基于新型CCCII的電流模式積分電路

    介紹了廣泛應(yīng)用于各種電流模式電路的第二代電流控制電流傳輸器原件的跨導(dǎo)線性環(huán)特性和端口特性,以及其基本組成共源共柵電流鏡,并提出了基于共源共柵電流鏡的新型COMS電流傳輸器。在此基礎(chǔ)上,設(shè)計(jì)了基于電流控制電流傳輸器的電流模式積分電路,并利用Hspice軟件進(jìn)行輸入為正弦波和方波時(shí)的輸出波形的仿真驗(yàn)證。

    標(biāo)簽: CCCII 電流模式 積分電路

    上傳時(shí)間: 2013-10-22

    上傳用戶:wtrl

  • 非標(biāo)準(zhǔn)VGA-TV轉(zhuǎn)換器的實(shí)現(xiàn)

      介紹了以AL128 芯片為核心設(shè)計(jì)的一種將非標(biāo)準(zhǔn)視頻顯示模式轉(zhuǎn)換為標(biāo)準(zhǔn)電視視頻制式的視頻模式轉(zhuǎn)換器。對(duì)該視頻模式轉(zhuǎn)換器的工作原理、硬件構(gòu)成及設(shè)計(jì)思路等給以了詳細(xì)的介紹。

    標(biāo)簽: VGA-TV 標(biāo)準(zhǔn) 轉(zhuǎn)換器

    上傳時(shí)間: 2013-11-07

    上傳用戶:集美慧

  • 準(zhǔn)確的電源排序可防止系統(tǒng)受損

    諸如電信設(shè)備、存儲(chǔ)模塊、光學(xué)繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復(fù)雜繫統(tǒng)都采用了 FPGA 和其他需要多個(gè)電壓軌的數(shù)字 IC,這些電壓軌必須以一個(gè)特定的順序進(jìn)行啟動(dòng)和停機(jī)操作,否則 IC 就會(huì)遭到損壞。

    標(biāo)簽: 電源排序 防止

    上傳時(shí)間: 2014-12-24

    上傳用戶:packlj

  • DN512 - 65V、500mA 降壓型轉(zhuǎn)換器可輕易地容納在汽車(chē)及工業(yè)應(yīng)用中

    LTC®3630 是一款通用的突發(fā)模式 (Burst Mode®) 同步降壓型 DC/DC 轉(zhuǎn)換器,其包括三種可通過(guò)引腳選擇的預(yù)設(shè)輸出電壓。

    標(biāo)簽: 512 500 65V DN

    上傳時(shí)間: 2013-11-03

    上傳用戶:yupw24

主站蜘蛛池模板: 茶陵县| 安平县| 吉林市| 营山县| 盘山县| 晋中市| 叙永县| 呈贡县| 洪泽县| 马公市| 肇东市| 长岛县| 五家渠市| 天水市| 和政县| 东乡族自治县| 保定市| 沙洋县| 诏安县| 化州市| 民县| 安达市| 保定市| 浠水县| 新龙县| 法库县| 丽江市| 太谷县| 通许县| 兴山县| 灵川县| 宜州市| 安达市| 河北区| 定远县| 明光市| 凤冈县| 治多县| 遵化市| 阿图什市| 温泉县|