用VerilogHDL的16*16乘法器的設計實現
用VerilogHDL的16*16乘法器的設計實現，采用的是移位相乘方法...
模擬乘法器技術資料
?? 資源總數：9815
?? 技術文檔：1
?? 源代碼：13031
模擬乘法器是對兩個模擬信號（電壓或電流）實現相乘功能的的有源非線性器件。
?? 模擬乘法器熱門資料
查看全部9815個資源 ?BJ-EPM240V2實驗例程以及說明文檔實驗之五乘法器設計
BJ-EPM240V2實驗例程以及說明文檔實驗之五乘法器設計...
流水線乘法器與加法器 開發(fā)環(huán)境：Modelsim（verilog hdl）
流水線乘法器與加法器 開發(fā)環(huán)境：Modelsim（verilog hdl）...
位加法器的verilog程序與4×4 乘法器的verilog描述！！！
位加法器的verilog程序與4×4 乘法器的verilog描述！！！...
加法器樹乘法器結合了移位相加乘法器和查找表乘法器的優(yōu)點。它使用的加法器數目等于操作數位數減 1
加法器樹乘法器結合了移位相加乘法器和查找表乘法器的優(yōu)點。它使用的加法器數目等于操作數位數減 1 ，加法器精度為操作數位數的2倍，需要的與門數等于操作數的平方。 因此 8 位乘法器需要7個15位加法器和64個與門...
?? 模擬乘法器技術文檔
查看更多 ??? 模擬乘法器源代碼
查看更多 ??? 模擬乘法器資料分類