booth 乘法器 不同于傳統(tǒng)的算法實(shí)現(xiàn)
標(biāo)簽： booth 乘法器 算法
上傳時(shí)間： 2013-12-17
上傳用戶：dianxin61
該模型用于搭建了一個(gè)基于時(shí)分割乘法器的電子式電能表的模型
標(biāo)簽： 模型 時(shí)分 乘法器 電子式
上傳時(shí)間： 2013-12-09
上傳用戶：趙云興
使用硬件實(shí)現(xiàn),效率較高的乘法器,通過(guò)FPGA驗(yàn)證的
標(biāo)簽： FPGA 硬件實(shí)現(xiàn) 效率 乘法器
上傳時(shí)間： 2013-12-10
上傳用戶：龍飛艇
16位乘法器 16位乘法器 16位乘法器
標(biāo)簽： 乘法器
上傳時(shí)間： 2016-05-15
上傳用戶：yangbo69
里面是一個(gè)FIR濾波器的設(shè)計(jì)報(bào)告 里面有具體的 代碼 等等 加法器 乘法器 見(jiàn)發(fā)起 等等 承平
標(biāo)簽： FIR 濾波器 報(bào)告 代碼
上傳時(shí)間： 2014-01-10
上傳用戶：iswlkje
高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)
標(biāo)簽： FPGA 輸入 浮點(diǎn) 乘法器
上傳時(shí)間： 2013-11-28
上傳用戶：sammi
八位乘法器VHDL語(yǔ)言實(shí)現(xiàn)。使用的工具的ISE7.1，實(shí)現(xiàn)八乘八的位相乘。
標(biāo)簽： VHDL ISE 7.1 乘法器
上傳時(shí)間： 2014-01-17
上傳用戶：13517191407
用VHDL語(yǔ)言編寫的一個(gè)乘法器校程序 是基于BOOTH算法的
標(biāo)簽： BOOTH VHDL 語(yǔ)言 編寫
上傳時(shí)間： 2016-07-02
AD633 器件資料---------------- 四象限模擬乘法器，需要的都來(lái)下吧
標(biāo)簽： 633 AD 器件 四象限
上傳時(shí)間： 2014-01-20
上傳用戶：小鵬
此為UWB OFDM之發(fā)射端模擬仿真程序
標(biāo)簽： OFDM UWB 發(fā)射 模
上傳時(shí)間： 2016-07-10
上傳用戶：pkkkkp
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
