數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢(shì)。在信號(hào)處理領(lǐng)域，經(jīng)常需要對(duì)多路信號(hào)進(jìn)行采集和實(shí)時(shí)處理，為解決這一問(wèn)題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號(hào)處理系統(tǒng)的組成和數(shù)字信號(hào)處理的優(yōu)點(diǎn)，然后通過(guò)FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號(hào)調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號(hào)處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺(tái)，采用VHDL和IP核的方法，設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號(hào)控制模塊，完成信號(hào)處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：小火車?yán)怖怖?/p>
模電基礎(chǔ)之波形發(fā)生電路 本教程網(wǎng)上收集的,供大家學(xué)習(xí)參考. 在學(xué)習(xí)過(guò)程中建議大家邊學(xué)邊用仿真軟件對(duì)電路進(jìn)行驗(yàn)證
上傳時(shí)間： 2013-04-24
上傳用戶：Jason1990
半導(dǎo)體器件物理基礎(chǔ) 電子入門到精通
標(biāo)簽： 半導(dǎo)體器件 物理
上傳時(shí)間： 2013-04-24
上傳用戶：唐僧他不信佛
本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項(xiàng)目“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”的一部分，主要完成計(jì)算機(jī)視覺(jué)系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器，完成視頻圖像的實(shí)時(shí)采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構(gòu)成計(jì)算機(jī)視覺(jué)系統(tǒng)必不可少的一部分；圖像預(yù)處理則是計(jì)算機(jī)視覺(jué)系統(tǒng)進(jìn)行高層處理的基礎(chǔ)，優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量，提高系統(tǒng)分析判斷的準(zhǔn)確性。 本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上，圍繞以下四個(gè)方面展開了工作： 1.研究并給出了兩種基于FPGA的設(shè)計(jì)方案用于實(shí)現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換； 2.針對(duì)采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實(shí)現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預(yù)處理算法，如均值濾波、中值濾波和自適應(yīng)濾波等，在比較和總結(jié)各算法特點(diǎn)的基礎(chǔ)上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應(yīng)濾波法； 4.根據(jù)算法特點(diǎn)設(shè)計(jì)了多種采用FPGA實(shí)現(xiàn)的圖像濾波算法，并對(duì)硬件算法進(jìn)行RTL級(jí)的功能仿真和驗(yàn)證，還給出了各種濾波算法的實(shí)驗(yàn)結(jié)果，在此基礎(chǔ)上對(duì)各種算法的效果進(jìn)行直觀的比較。 文中，預(yù)處理算法的實(shí)現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點(diǎn)及優(yōu)勢(shì)。同時(shí)，視頻采集和顯示的控制模塊也由同一FPGA芯片實(shí)現(xiàn)，從而簡(jiǎn)化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實(shí)現(xiàn)為“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。
上傳時(shí)間： 2013-04-24
上傳用戶：我好難過(guò)
基于FPGA的RSA密碼算法的模冪模乘的快速實(shí)現(xiàn)
標(biāo)簽： RSA 模 密碼算法 快速實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：xuanjie
基于過(guò)采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號(hào)轉(zhuǎn)換為高精度的模擬信號(hào)(大于等于16位)。采用這一架構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn)，例如極低的失配噪聲和更高的可靠性，便于實(shí)現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無(wú)法達(dá)到的精度和動(dòng)態(tài)范圍。在高精度測(cè)量，音頻轉(zhuǎn)換，汽車電子等領(lǐng)域有著廣泛的應(yīng)用價(jià)值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實(shí)現(xiàn)了一個(gè)具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號(hào)下，達(dá)到了約150dB的信噪比。作為一個(gè)靈活的音頻DAC實(shí)現(xiàn)方案。該DAC可以對(duì)CD/DVD/HDCD/SACD等多種制式下的音頻信號(hào)進(jìn)行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長(zhǎng)為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本文綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程；并據(jù)此設(shè)計(jì)了達(dá)到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實(shí)現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實(shí)現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡(jiǎn)單、運(yùn)算單元少等優(yōu)點(diǎn)；此外在同樣信號(hào)采樣率下，調(diào)制器所需的時(shí)鐘頻率大大降低。 文中的過(guò)采樣濾波模塊采用三級(jí)半帶濾波器和一個(gè)可變CIC濾波器級(jí)聯(lián)組成，可以達(dá)到最高128倍的過(guò)采樣比，同時(shí)具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計(jì)中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡(jiǎn)化。 本文提出的過(guò)采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過(guò)采樣比和調(diào)制器階數(shù)。通過(guò)積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過(guò)采樣比，從而實(shí)現(xiàn)對(duì)于32～192kHz多種采樣率輸入的處理。在不同輸入字長(zhǎng)情況下，通過(guò)調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號(hào)輸入時(shí)的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過(guò)采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證。測(cè)試表明，對(duì)于從32kHz到192kHz的不同輸入信號(hào)，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。
上傳時(shí)間： 2013-07-08
上傳用戶：從此走出陰霾
·單片機(jī)外圍器件實(shí)用手冊(cè)存儲(chǔ)器分冊(cè)
標(biāo)簽： 單片機(jī) 分 外圍器件 實(shí)用手冊(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：xiehao13
隨著圖像采集系統(tǒng)的廣泛應(yīng)用，人們對(duì)CCD探測(cè)系統(tǒng)的要求日益提高。傳統(tǒng)的CCD探測(cè)系統(tǒng)由于結(jié)構(gòu)復(fù)雜，造價(jià)較高，己不能滿足日益廣泛的應(yīng)用需要。本文設(shè)計(jì)了一套基于單片F(xiàn)PGA的小型化與經(jīng)濟(jì)化的CCD探測(cè)系統(tǒng)，能夠滿足空間光強(qiáng)的測(cè)量并實(shí)現(xiàn)光信號(hào)的識(shí)別和處理。 本文研究了CCD探測(cè)系統(tǒng)的基本結(jié)構(gòu)。設(shè)計(jì)了基于單片F(xiàn)PGA的CCD探測(cè)系統(tǒng)的硬件電路原理圖，完成了硬件電路板制作與調(diào)試。系統(tǒng)FPGA選用Altera公司的低成本FPGA芯片EP2C20Q240，電路板采用雙層板設(shè)計(jì)，實(shí)現(xiàn)了CCD探測(cè)系統(tǒng)的小型化與經(jīng)濟(jì)化的目標(biāo)。利用FPGA器件實(shí)現(xiàn)了CCD驅(qū)動(dòng)時(shí)序脈沖的設(shè)計(jì)、實(shí)現(xiàn)了單采樣與相關(guān)雙采樣的控制程序設(shè)計(jì)，利用FPGA的數(shù)字信號(hào)處理功能實(shí)現(xiàn)了相關(guān)雙采樣的信號(hào)處理。基于FPGA的可編程特性，在不改變外部電路的基礎(chǔ)上，通過(guò)程序的改變，對(duì)CCD驅(qū)動(dòng)頻率、模數(shù)轉(zhuǎn)換器采樣時(shí)刻的選擇進(jìn)行方便調(diào)節(jié)。系統(tǒng)與上位機(jī)的數(shù)據(jù)傳輸接口采用了網(wǎng)絡(luò)傳輸方案，充分發(fā)揮了網(wǎng)絡(luò)傳輸?shù)倪h(yuǎn)距離傳輸、遠(yuǎn)程訪問(wèn)、信息共享等優(yōu)勢(shì)，系統(tǒng)采用基于FPGA的NiosⅡ嵌入式處理器系統(tǒng)，通過(guò)對(duì)其應(yīng)用軟件的開發(fā)，實(shí)現(xiàn)了系統(tǒng)與上位機(jī)之間數(shù)據(jù)的可靠性傳輸。
標(biāo)簽： FPGA CCD 探測(cè)系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：hainan_256
隨著經(jīng)濟(jì)的發(fā)展，科學(xué)技術(shù)的進(jìn)步，永磁電機(jī)的研發(fā)和控制技術(shù)都有了快速的發(fā)展。永磁電機(jī)的發(fā)展也帶來(lái)了永磁電機(jī)控制器的發(fā)展，電機(jī)控制器已經(jīng)由傳統(tǒng)的模擬元件控制器，逐漸轉(zhuǎn)向數(shù)模混合控制器、全數(shù)字控制器。基于現(xiàn)場(chǎng)可編程門陣列(FPGA——Field Programmable Gate Array)的新一代數(shù)字電機(jī)控制技術(shù)得到越來(lái)越多的關(guān)注。現(xiàn)在的FPGA不僅實(shí)現(xiàn)了軟件需求和硬件設(shè)計(jì)的完美集合，還實(shí)現(xiàn)了高速與靈活性的完美結(jié)合，使其已超越了ASIC器件的性能和規(guī)模。在工業(yè)控制領(lǐng)域，F(xiàn)PGA雖然起步較晚，但是發(fā)展勢(shì)頭迅猛。 本文在介紹了傳統(tǒng)無(wú)刷直流電機(jī)控制技術(shù)的基礎(chǔ)上，分析了采用FPGA實(shí)現(xiàn)電機(jī)控制的優(yōu)點(diǎn)。詳細(xì)介紹了使用硬件編程語(yǔ)言，在FPGA中編程實(shí)現(xiàn)永磁無(wú)刷直流電機(jī)速度閉環(huán)控制的各個(gè)關(guān)鍵環(huán)節(jié)，如：PI調(diào)節(jié)器、數(shù)字PWM等等。在實(shí)現(xiàn)永磁無(wú)刷直流電機(jī)速度閉環(huán)控制的同時(shí)，將速度檢測(cè)環(huán)節(jié)采用FPGA實(shí)現(xiàn)，減小了系統(tǒng)硬件開銷。在實(shí)現(xiàn)單臺(tái)永磁無(wú)刷直流電機(jī)速度閉環(huán)控制的基礎(chǔ)上，本文在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了多臺(tái)永磁無(wú)刷直流電機(jī)的速度閉環(huán)獨(dú)立控制系統(tǒng)。介紹了采用FPGA進(jìn)行多臺(tái)電機(jī)控制具有獨(dú)特的優(yōu)勢(shì)，這些優(yōu)勢(shì)使得FPGA在實(shí)現(xiàn)多臺(tái)電機(jī)控制時(shí)非常方便，具有單片機(jī)(MCU)和數(shù)字信號(hào)處理器(DSP)無(wú)法比擬的優(yōu)點(diǎn)。文中對(duì)基于FPGA的單臺(tái)和多臺(tái)永磁無(wú)刷直流電機(jī)控制系統(tǒng)分別進(jìn)行了實(shí)驗(yàn)驗(yàn)證。 FPGA編程靈活，設(shè)計(jì)方便，本文在FPGA中實(shí)現(xiàn)了各種不同的PWM調(diào)制方式。從電路方面詳細(xì)分析了采用不同的PWM調(diào)制，換相時(shí)無(wú)刷直流電機(jī)母線的反向電流問(wèn)題。借助FPGA平臺(tái)，對(duì)各種PWM調(diào)制方式進(jìn)行了實(shí)驗(yàn)，對(duì)理論分析進(jìn)行了驗(yàn)證。 另外，本文介紹了目前非常流行的一種FPGA圖形化設(shè)計(jì)方法，即基于XSG(Xilinx System Generator)的FPGA設(shè)計(jì)。這種設(shè)計(jì)方法具有圖形化、模塊化的優(yōu)點(diǎn)，大大方便了用戶的FPGA開發(fā)設(shè)計(jì)。在XSG中建立的仿真系統(tǒng)，區(qū)別于傳統(tǒng)的Simulink仿真，可以直接生成相應(yīng)的硬件編程語(yǔ)言代碼下載到FPGA中運(yùn)行。本文借助XSG軟件設(shè)計(jì)在XSG/Simulink中實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的混合建模算法，并進(jìn)行了仿真。
標(biāo)簽： FPGA 永磁電機(jī) 控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：wangyi39
·摘要： 本文提出了在DSP器件上實(shí)現(xiàn)Modbus協(xié)議,并在此基礎(chǔ)上與GP觸摸屏通訊.這不僅擴(kuò)展了GP觸摸屏可連接器件的范圍,而且對(duì)開發(fā)者采用GP觸摸屏作為帶串口的智能設(shè)備的上位機(jī)和人機(jī)界面(HMI)提供了參考.
標(biāo)簽： Modbus DSP 器件 協(xié)議
上傳時(shí)間： 2013-06-26
上傳用戶：Ruzzcoy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
