MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術(shù)，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
基于∑-△噪聲整形技術(shù)和過采樣技術(shù)的數(shù)模轉(zhuǎn)換器(DAC)可以可靠地把數(shù)字信號轉(zhuǎn)換成為高精度的模擬信號。采用這一結(jié)構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統(tǒng)中等,更重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量、音頻轉(zhuǎn)換、汽車電子等領域有著廣泛的應用價值。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設計與實現(xiàn)存在較大的難度。本設計綜合大量文獻中的經(jīng)驗原則和方法,首先闡述了∑-△調(diào)制器的一般原理,并討論了一般結(jié)構(gòu)調(diào)制器的設計過程,然后描述了穩(wěn)定的高階高精度調(diào)制器的設計流程。根據(jù)市場需求,設定了整個設計方案的性能指標,并據(jù)此設計了達到16bit精度和滿量程輸入范圍的三階128倍過采樣調(diào)制器。 本設計采用∑-△結(jié)構(gòu),根據(jù)系統(tǒng)要求設計了量化器位數(shù)、調(diào)制器過采樣比和階數(shù)。在分析高階單環(huán)路調(diào)制器穩(wěn)定性的基礎上,成功設計了六位量化三階單環(huán)路調(diào)制器結(jié)構(gòu)。在16比特的輸入信號下,達到了90dB左右的信噪比。該設計已經(jīng)在Cyclone系列FPGA器件下得到硬件實現(xiàn)和驗證,并實現(xiàn)了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數(shù)據(jù)轉(zhuǎn)換應用的分辨率要求,并具備良好的兼容性和通用性。 本設計可作為IP核廣泛地在其他系統(tǒng)中進行復用,具有很強的應用性和一定的創(chuàng)新性。
上傳時間： 2013-07-10
上傳用戶：chuandalong
逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現(xiàn)技術(shù)的研究越來越受到關注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現(xiàn)技術(shù)，依次對專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設計及優(yōu)化，流水線操作和并行化，芯片運行穩(wěn)定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時間和離散時間的數(shù)學模型，以及基于極點配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設計過程，同時給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動、靜態(tài)性能，并且具有自動限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎上，進行了芯片系統(tǒng)功能劃分，針對：DDS標準正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設計優(yōu)化問題，并針對逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復雜，不利于直接采用流水線技術(shù)進行設計的特點，提出一種全新的“分層多級流水線”設計技術(shù)，有效地解決了復雜控制系統(tǒng)的流水線優(yōu)化設計問題。本文最后對芯片運行穩(wěn)定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題，分析了產(chǎn)生機理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
本論文依據(jù)IEEE802.16a物理層對RS-CC碼的參數(shù)要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時對FPGA開發(fā)技術(shù)進行了研究，以VerilogHDL為描述語言，在Xilinx公司的FPGA上實現(xiàn)了高速的RS-CC編、譯碼器。RS譯碼器中，錯誤位置多項式和錯誤值多項式的求解采用無求逆單元，并具有規(guī)則數(shù)據(jù)流、易于VLSI實現(xiàn)的改進的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動陣列結(jié)構(gòu)的幸存路徑回溯模塊組成。 在實現(xiàn)RS-CC譯碼器的過程中，分別從算法上和根據(jù)FPGA的結(jié)構(gòu)特點上，對譯碼器做了一些優(yōu)化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數(shù)據(jù)接口的硬件試驗平臺，并在此試驗平臺上實現(xiàn)了文中的高速RS-CC編譯碼系統(tǒng)。
上傳時間： 2013-06-03
上傳用戶：lx9076
低壓電力線通信(PLC)具有網(wǎng)絡分布廣、無需重新布線和維護方便等優(yōu)點。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機進行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現(xiàn)的概率。本文重點研究了三種降低PAR的方法：即信號預畸變技術(shù)、信號非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細介紹了OFDM的原理以及實現(xiàn)OFDM所采用的一些技術(shù)細節(jié)。第三章詳細介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設計。第四章詳細討論了編碼方案如何在FPGA上實現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設計。第五章詳細介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對課題中需要進一步完善的方面進行了探討。
上傳時間： 2013-04-24
上傳用戶：520
永磁無刷直流電動機是一種性能優(yōu)越、應用前景廣闊的電動機,傳統(tǒng)的理論分析及設計方法已比較成熟,它的進一步推廣應用,在很大程度上有賴于對控制策略的研究.該文提出了一套基于DSP的全數(shù)字無刷直流電動機模糊神經(jīng)網(wǎng)絡雙模控制系統(tǒng),將模糊控制和神經(jīng)網(wǎng)絡分別引入到無刷直流電動機的控制中來.充分利用模糊控制對參數(shù)變化不敏感,能夠提高系統(tǒng)的快速性的特點,構(gòu)造適用于調(diào)節(jié)較大速度偏差的模糊調(diào)節(jié)器,加快系統(tǒng)的調(diào)節(jié)速度;由于神經(jīng)網(wǎng)絡既具有非線性映射的能力,可逼近任何線性和非線性模型,又具有自學習、自收斂性,對被控對象無須精確建模,對參數(shù)變化有較強的魯棒性的特點,構(gòu)造三層BP神經(jīng)網(wǎng)絡調(diào)節(jié)器,來實現(xiàn)消除穩(wěn)態(tài)偏差的精確控制.以速度偏差率為判斷依據(jù),實現(xiàn)模糊和神經(jīng)網(wǎng)絡兩種控制模式的切換,使系統(tǒng)在不同速度偏差段快速調(diào)整、平滑運行.此外充分利用系統(tǒng)硬件構(gòu)成的特點,采用適當?shù)腜WM輸出切換策略,最大限度的抑制逆變橋換相死區(qū);通過換相瞬時轉(zhuǎn)矩公式推導和分析,得出在換相過程中保持導通相功率器件為恒通,即令PWM輸出占空比D=1,來抑制定子電感對換相電流影響的控制策略.上述抑制換相死區(qū)和采用恒通電壓的控制方法,減小了換相引起的轉(zhuǎn)矩波動,使系統(tǒng)電流保持平滑、轉(zhuǎn)矩脈動大幅度減小、系統(tǒng)響應更快、并具有較強的魯棒性和實時性.在這種設計下,系統(tǒng)不僅能實現(xiàn)更精確的定位和更準確的速度調(diào)節(jié),而且可以使無刷直流電動機長期工作在低速、大轉(zhuǎn)矩、頻繁起動的狀態(tài)下.該文選用TMS320LF2407作為微控制器,將系統(tǒng)的參數(shù)自調(diào)整模糊控制算法,BP神經(jīng)網(wǎng)絡控制算法以及PWM輸出,轉(zhuǎn)子位置、速度、相電流檢測計算等功能模塊編程存儲于DSP的E2PROM,實現(xiàn)了對無刷直流電動機的全數(shù)字實時控制,并得到了良好的實驗結(jié)果的結(jié)果.
標簽： DSP 無刷直流電動機 雙模控制 轉(zhuǎn)矩
上傳時間： 2013-06-01
上傳用戶：zl123!@#
超聲波流量計以非接觸、精度高、使用方便等優(yōu)點，在氣象、石油、化工、醫(yī)藥、水資源管理等領域獲得了廣泛的應用。近年來，隨著數(shù)字處理技術(shù)和微處理器技術(shù)的發(fā)展，超聲波流量計作為一種測量儀表也得到了長足進步。本課題將ARM微控制器用于流量測量儀表的研制，拓展了儀表的開發(fā)空間，符合嵌入式技術(shù)的發(fā)展方向。 本文詳細介紹了超聲波時差法流量測量原理及基于LPC2214的超聲波流量計系統(tǒng)設計方案和軟硬件實現(xiàn)方法，并對測時算法進行了詳細討論。通過分析和借鑒國外超聲波流量測量的先進技術(shù)和方法，得出了改進的時差法測量方案。系統(tǒng)硬件設計了超聲波發(fā)射、接收及放大電路，采用高速模數(shù)轉(zhuǎn)換器數(shù)字化接收信號，并對ARM系統(tǒng)電路中的電源電路，存儲器電路，通信接口電路等進行了詳細介紹。系統(tǒng)軟件詳細分析了嵌入式操作系統(tǒng)uClinux的移植方法，給出構(gòu)建ARM-uClinux平臺的步驟，并基于此平臺，完成了系統(tǒng)軟件設計。測時算法運用數(shù)字濾波技術(shù)提高信號信噪比，采用方差比檢驗方法和插值算法，提高測時定位精度。 系統(tǒng)設計良好的人機交互界面和通信調(diào)試接口，提高了ARM系統(tǒng)的軟件開發(fā)調(diào)試效率；在保證流量計系統(tǒng)功能的同時，盡量簡化硬件電路設計，降低研制成本，使設計更具合理性。
上傳時間： 2013-04-24
上傳用戶：mosliu
在信道編碼的發(fā)展進程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關注，并成為編碼研究領域最新的發(fā)展方向之一。但Turbo碼也有其缺點，由于交織器的存在，致使譯碼復雜度高，譯碼時延長且因為低碼重碼字，存在錯誤平臺現(xiàn)象。在Turbo碼的基礎上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點，又因為Turbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應用到各種通信場合，大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎知識；又據(jù)Turbo乘積碼目前的應用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實現(xiàn)了該迭代譯碼算法，得到的結(jié)果達到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現(xiàn)系統(tǒng)的設計方案。據(jù)實際工作中碰到的非標準信號，給出了整體模塊設計圖，及相應模塊的功能和模塊問連接的各種參數(shù)。并實現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題，提出了下一步工作建議和研究方向。
上傳時間： 2013-07-02
上傳用戶：ndyyliu
本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結(jié)構(gòu)的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發(fā)設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現(xiàn)了基于FPGA的誤碼測試儀，在FPGA內(nèi)部完成誤碼驗證和誤碼計數(shù)的工作。 與基于軟件實現(xiàn)譯碼過程的DSP芯片不同，F(xiàn)PGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現(xiàn)，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現(xiàn)，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現(xiàn)驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
本文以某型號接收機的應用為背景，主要論述了如何實現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識產(chǎn)權(quán)(IP)核。文中詳細論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語言)實現(xiàn)、仿真測試等。這些可變的參數(shù)包括：碼型、ACS(加比選)單元的數(shù)目、軟判決比特數(shù)、回溯深度等。用戶可以根據(jù)自己的需要設置不同的參數(shù)由開發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)。 本文的創(chuàng)新之處在于,針對FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式，大大節(jié)省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法，大大提高了仿真的速度。 所設計的(2，1，7)連續(xù)型5比特軟判決譯碼器已經(jīng)應用于某型號接收機，經(jīng)受了實際應用的考驗產(chǎn)生了巨大的經(jīng)濟效益。
上傳時間： 2013-04-24
上傳用戶：waizhang
